SM802124UMG-TR (QFN-24(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

SM802124UMG-TR

MICROCHIPID: C2662613QFN-24(4x4) · 25 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · SM802124UMG-TR (QFN-24(4x4))1VDDO2VSSO3NC4NC5PLL_BYPASS6VSS7TEST8VDD9REF_IN10TEST11TEST12TEST13VSS25EP24NC23NC22VSSO21Q120NC19TEST18VDDO17Q016NC15TEST14VSSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.822.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2D-FOOTPRINT
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (25/25)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDOPowerGeregelter Spannungsausgang (VDDO — 3.3V / 5.0V Standard Logic)
2VSSOGNDMasseanschluss (VSSO)
3NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
4NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
5PLL_BYPASSI/OMultiplex-I/O- & Peripherie-Pin PLL_BYPASS (General)
6VSSGNDMasseanschluss (VSS)
7TESTI/OMultiplex-I/O- & Peripherie-Pin TEST (General)
8VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
9REF_INI/OMultiplex-I/O- & Peripherie-Pin REF_IN (General)
10TESTI/OMultiplex-I/O- & Peripherie-Pin TEST (General)
11TESTI/OMultiplex-I/O- & Peripherie-Pin TEST (General)
12TESTI/OMultiplex-I/O- & Peripherie-Pin TEST (General)
13VSSGNDMasseanschluss (VSS)
14VSSGNDMasseanschluss (VSS)
15TESTI/OMultiplex-I/O- & Peripherie-Pin TEST (General)
16NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
17Q0I/OMultiplex-I/O- & Peripherie-Pin Q0 (General)
18VDDOPowerGeregelter Spannungsausgang (VDDO — 3.3V / 5.0V Standard Logic)
19TESTI/OMultiplex-I/O- & Peripherie-Pin TEST (General)
20NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
21Q1I/OMultiplex-I/O- & Peripherie-Pin Q1 (General)
22VSSOGNDMasseanschluss (VSSO)
23NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
24NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
25EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 VDDO
Power
Geregelter Spannungsausgang (VDDO — 3.3V / 5.0V Standard Logic)
Designhinweis: PowerSupplyforOutput
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 7 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: SM802124UMG-TR (MICROCHIP · QFN-24(4x4))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
SM802124UMG-TR (QFN-24(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
SM802124UMG-TR (QFN-24(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (25 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
SM802124UMG-TR (QFN-24(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SM802124UMG-TR (QFN-24(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-24(4x4) · 4.00×4.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
SM802124UMG-TR (QFN-24(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (25 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
SM802124UMG-TR (QFN-24(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (7 Abb. · Seite 1/1)
Zeige 1–7 von 7 unbeschnittenen Originalzeichnungen für SM80212
P2 · p02_fig01EXAKTES GEHÄUSE
SM802124UMG-TR (QFN-24(4x4)) — 24-Pin QFN (code) (Top View)
24-Pin QFN (code) (Top View)
P9 · p09_fig01EXAKTES GEHÄUSE
SM802124UMG-TR (QFN-24(4x4)) — 24-Pin Package Type
24-Pin Package Type
P1 · p01_fig011898×890px
SM802124UMG-TR (QFN-24(4x4)) — ClockWorks is a trademark of Micrel, Inc RotaryWave is a registered trademark of Multigig, Inc.
ClockWorks is a trademark of Micrel, Inc RotaryWave is a registered trademark of Multigig, Inc.
P2 · p02_fig01P2
SM802124UMG-TR (QFN-24(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P6 · p06_fig011246×900px
SM802124UMG-TR (QFN-24(4x4)) — Phase Noise Plot: 125MHz, 1.875MHz - 20MHz 73fS
Phase Noise Plot: 125MHz, 1.875MHz - 20MHz 73fS
P6 · p06_fig021190×906px
SM802124UMG-TR (QFN-24(4x4)) — Phase Noise Plot: 125MHz, 12kHz - 20MHz 318fS
Phase Noise Plot: 125MHz, 12kHz - 20MHz 318fS
P6 · p06_fig01P6
SM802124UMG-TR (QFN-24(4x4)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)

Elektrische Spezifikationen & Bauteildetails (SM802124UMG-TR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:SM802124UMG-TR (QFN-24(4x4)) ist ein 24-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, 40°C to +85°C Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
40°C to +85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
125MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-24(4x4))
Pinanzahl & RastermaßN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol25 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint25 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.70×2.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-24(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
25P / 25Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-24(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — SM802124UMG-TR (QFN-24(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SM802124UMG-TR (QFN-24(4x4))?

Das Bauteil SM802124UMG-TR von MICROCHIP im QFN-24(4x4)-Gehäuse besitzt 25 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDDO: Geregelter Spannungsausgang (VDDO — 3.3V / 5.0V Standard Logic)), 2 (VSSO: Masseanschluss (VSSO)), 3 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 4 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 5 (PLL_BYPASS: Multiplex-I/O- & Peripherie-Pin PLL_BYPASS (General)), 6 (VSS: Masseanschluss (VSS)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der SM802124UMG-TR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SM802124UMG-TR (QFN-24(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.50 mm und 25 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.70 × 2.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SM802124UMG-TR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SM802124UMG-TR (MICROCHIP, QFN-24(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (25 Pins) & SM80212 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDOPower_OutGeregelter Leistungsausgang (VDDO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2VSSOGNDElektrischer 0V-Masserückführungsanschluss (VSSO) für Kernlogik, I/O-Treiber und Analogblöcke.
3NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
4NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
5PLL_BYPASSDigital_IOSignalanschluss PLL_BYPASS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PLL_BYPASS. Unterstützte Bus-Schnittstellen: General.
6VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
7TESTDigital_IOSignalanschluss TEST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST. Unterstützte Bus-Schnittstellen: General.
8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9REF_INDigital_IOSignalanschluss REF_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REF_IN. Unterstützte Bus-Schnittstellen: General.
10TESTDigital_IOSignalanschluss TEST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST. Unterstützte Bus-Schnittstellen: General.
11TESTDigital_IOSignalanschluss TEST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST. Unterstützte Bus-Schnittstellen: General.
12TESTDigital_IOSignalanschluss TEST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST. Unterstützte Bus-Schnittstellen: General.
13VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
14VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
15TESTDigital_IOSignalanschluss TEST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST. Unterstützte Bus-Schnittstellen: General.
16NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
17Q0Digital_IOSignalanschluss Q0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Q0. Unterstützte Bus-Schnittstellen: General.
18VDDOPower_OutGeregelter Leistungsausgang (VDDO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
19TESTDigital_IOSignalanschluss TEST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TEST. Unterstützte Bus-Schnittstellen: General.
20NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
21Q1Digital_IOSignalanschluss Q1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: Q1. Unterstützte Bus-Schnittstellen: General.
22VSSOGNDElektrischer 0V-Masserückführungsanschluss (VSSO) für Kernlogik, I/O-Treiber und Analogblöcke.
23NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
24NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
25EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.