ChipDocs.org
⌘K
2284 部品PDFアップロード
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

FDC9216BP

MICROCHIPID: C20579389PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL · 8 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL)1DSKD#2SEPCLK3REFCLK4GND8VDD7SEPD#6CD15CD0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=6.35mm · Pitch e=2.54mmD=9.62mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 6.35mm × 9.62mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1DSKD#I/OマルチプレクスI/O・ペリフェラル端子 DSKD# (General)
2SEPCLKI/OマルチプレクスI/O・ペリフェラル端子 SEPCLK (General)
3REFCLKI/OマルチプレクスI/O・ペリフェラル端子 REFCLK (General)
4GNDGNDグラウンド基準端子 (GND)
5CD0I/OマルチプレクスI/O・ペリフェラル端子 CD0 (General)
6CD1I/OマルチプレクスI/O・ペリフェラル端子 CD1 (General)
7SEPD#I/OマルチプレクスI/O・ペリフェラル端子 SEPD# (General)
8VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
PIN 1 DSKD#
I/O
マルチプレクスI/O・ペリフェラル端子 DSKD# (General)
設計上の注意点: Signal terminal DSKD# (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DSKD#. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: FDC9216BP (MICROCHIP · PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) - 4. パッケージ外形寸法図 (D×E×A)
PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL · 6.35×9.62mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
FDC9216 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P1 · p01_fig011803×2302px
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) — —= UPC FAMILY Floppy Disk Data Separator FEATURES PIN CONFIGURATION COPERFORMS COMPLETE DATA SEPARATION FUNCTION FOR FLOPPY DISK DRIVES COSEPARATES FM OR MFM ENCODED DATA FROM ANY MAGNETIC MEDIA CIELIMINATES SEVERAL SSI AND DSKD (14 80 Vo M
—= UPC FAMILY Floppy Disk Data Separator FEATURES PIN CONFIGURATION COPERFORMS COMPLETE DATA SEPARATION FUNCTION FOR FLOPPY DISK DRIVES COSEPARATES FM OR MFM ENCODED DATA FROM ANY MAGNETIC MEDIA CIELIMINATES SEVERAL SSI AND DSKD (14 80 Vo M
P1 · p01_fig01P1
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P2 · p02_fig011803×2302px
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) — DESCRIPTION OF PIN FUNCTIONS [PINNO.[ NAME [SyMBOL_[ FUNCTION. i 1 Disk Data DSKD Data input signal direct from disk drive. Contains combined clock and data waveform. 2 Separated Clock SEPCLK Clock signal output from the FDDS derived from f
DESCRIPTION OF PIN FUNCTIONS [PINNO.[ NAME [SyMBOL_[ FUNCTION. i 1 Disk Data DSKD Data input signal direct from disk drive. Contains combined clock and data waveform. 2 Separated Clock SEPCLK Clock signal output from the FDDS derived from f
P3 · p03_fig011803×2302px
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) — OPERATION Areference clock (REFCLK) of between 2 and 8 MHz Separate short and long term timing correctors is divided by the FODS to provide an internal clock. assure accurate clock separation. The division ratio is selected by inputs CDO an
OPERATION Areference clock (REFCLK) of between 2 and 8 MHz Separate short and long term timing correctors is divided by the FODS to provide an internal clock. assure accurate clock separation. The division ratio is selected by inputs CDO an
P4 · p04_fig011803×2302px
FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) — MAXIMUM GUARANTEED RATINGS* Operating Temperature Range ..........cccseceeeeeeeeeeseesseeeeessesseeeeseeseeeeresas OPC to +70°C Storage Temperature Range .........ece cee recee eee eeneeeeterneeseeeneeee ee reeeeees —55°C to + 150°C Lead Te
MAXIMUM GUARANTEED RATINGS* Operating Temperature Range ..........cccseceeeeeeeeeeseesseeeeessesseeeeseeseeeeresas OPC to +70°C Storage Temperature Range .........ece cee recee eee eeneeeeterneeseeeneeee ee reeeeees —55°C to + 150°C Lead Te

電気仕様 & 部品詳細スペック (FDC9216BP)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 9.62 × 6.35 × 4.20 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.62 × 6.35 × 4.20 mm (A1=0.51 mm)
パッケージ系列: DIP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL)
ピン数・リードピッチN / e
8 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.62 × 6.35 mm
全高 (A) & ピッチ (e)IPC-7351B
A=4.20mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
8P / 8Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL パッケージ) は全 8 ピン構成で、ピンピッチは 2.54 mm です。主なピン：1 (DSKD#: マルチプレクスI/O・ペリフェラル端子 DSKD# (General)), 2 (SEPCLK: マルチプレクスI/O・ペリフェラル端子 SEPCLK (General)), 3 (REFCLK: マルチプレクスI/O・ペリフェラル端子 REFCLK (General)), 4 (GND: グラウンド基準端子 (GND)), 5 (CD0: マルチプレクスI/O・ペリフェラル端子 CD0 (General)), 6 (CD1: マルチプレクスI/O・ペリフェラル端子 CD1 (General))。

FDC9216BP の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、FDC9216BP (PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) の本体外形は 6.35 × 9.62 mm、ピッチ e = 2.54 mm、合計 8 パッドで構成されています。

FDC9216BP の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの FDC9216BP (MICROCHIP, PDIP-8_L9.4-W7.0-P2.54-LS7.6-BL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (8 ピン) & FDC9216 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1DSKD#Digital_IO信号端子 DSKD#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSKD#。対応バス/インターフェース: General。
2SEPCLKDigital_IO信号端子 SEPCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEPCLK。対応バス/インターフェース: General。
3REFCLKDigital_IO信号端子 REFCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: REFCLK。対応バス/インターフェース: General。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5CD0Digital_IO信号端子 CD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CD0。対応バス/インターフェース: General。
6CD1Digital_IO信号端子 CD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CD1。対応バス/インターフェース: General。
7SEPD#Digital_IO信号端子 SEPD#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SEPD#。対応バス/インターフェース: General。
8VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード