기계적 치수 및 랜드 패턴 (UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
2.00 × 2.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.65mm
패드 크기 (W × L)Level B
0.34 × 0.58 mm
핀 수 / 총 패드 수Topology
7P / 7Pad (DUAL_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — FAN5341UMPX-F106 (UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내FAN5341UMPX-F106 (UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
onsemi에서 제조한 FAN5341UMPX-F106(UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT 패키지)은 핀 피치 0.65 mm의 7핀 소자입니다(동작 전압 VCC 2.7 V to 5.5 V). 주요 핀 구성: 1 (VOUT: 정전압 출력 핀 (VOUT — 2.7 V to 5.5 V)), 2 (VIN: 전원 공급 입력 핀 (VIN — 2.7 V to 5.5 V)), 3 (EN: 시스템 활성화 및 하드웨어 리셋 (EN)), 4 (FB: 다중화 I/O 및 주변장치 핀 FB (General)), 5 (SW: 다중화 I/O 및 주변장치 핀 SW (General)), 6 (GND: 접지 기준 핀 (GND)).
FAN5341UMPX-F106의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 FAN5341UMPX-F106(UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT) 본체 크기는 2.00 × 2.00 mm, 피치 e = 0.65 mm이며 총 7개의 구리 패드로 구성됩니다.
FAN5341UMPX-F106용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 FAN5341UMPX-F106(onsemi, UDFN-6_L2.0-W2.0-P0.65-BL-EP_MICROCHIP_MT)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (7 핀) 및 FAN5341 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | VOUT | Power_Out | 2.7 V to 5.5 V 전압 도메인에서 동작하는 정전압 출력 단자 (VOUT, 최대 정격: 5.5V)입니다. |
| 2 | VIN | Power_In | 2.7 V to 5.5 V 전압 도메인에서 동작하는 주 전원 입력 단자 (VIN, 최대 정격: 5.5V)입니다. |
| 3 | EN | Digital_IO | 칩 활성화 및 리셋 제어 입력 (EN): High에서 칩 동작 활성화, Low에서 전원 차단 및 리셋 상태를 유지합니다. |
| 4 | FB | Digital_IO | 신호 단자 FB (방향: I/O, 전압 도메인: 2.7 V to 5.5 V). 다중화 대체 기능 (Alternate Functions): FB. 지원 버스 프로토콜: General. |
| 5 | SW | Digital_IO | 신호 단자 SW (방향: I/O, 전압 도메인: 2.7 V to 5.5 V). 다중화 대체 기능 (Alternate Functions): SW. 지원 버스 프로토콜: General. |
| 6 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 7 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |