Mechanische Abmessungen & Land Pattern (SOP-8)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOP-8 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — ESP-PSRAM64H (SOP-8)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ESP-PSRAM64H (SOP-8)?
Das Bauteil ESP-PSRAM64H von ESPRESSIF im SOP-8-Gehäuse besitzt 8 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (CE#: Multiplex-I/O- & Peripherie-Pin CE# (General)), 2 (SO/SIO1: Multiplex-I/O- & Peripherie-Pin SO/SIO1 (General)), 3 (SIO2: Multiplex-I/O- & Peripherie-Pin SIO2 (General)), 4 (VSS: Masseanschluss (VSS)), 5 (SI/SIO0: Multiplex-I/O- & Peripherie-Pin SI/SIO0 (General)), 6 (SCLK: Multiplex-I/O- & Peripherie-Pin SCLK (SPI, I2C)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der ESP-PSRAM64H?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ESP-PSRAM64H (SOP-8) 3.90 × 4.90 mm bei einem Pitch e = 1.27 mm und 8 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ESP-PSRAM64H heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ESP-PSRAM64H (ESPRESSIF, SOP-8) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (8 Pins) & ESP VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | CE# | Digital_IO | Signalanschluss CE# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CE#. Unterstützte Bus-Schnittstellen: General. |
| 2 | SO/SIO1 | Digital_IO | Signalanschluss SO/SIO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SO/SIO1. Unterstützte Bus-Schnittstellen: General. |
| 3 | SIO2 | Digital_IO | Signalanschluss SIO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SIO2. Unterstützte Bus-Schnittstellen: General. |
| 4 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 5 | SI/SIO0 | Digital_IO | Signalanschluss SI/SIO0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SI/SIO0. Unterstützte Bus-Schnittstellen: General. |
| 6 | SCLK | Digital_IO | Signalanschluss SCLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCLK. Unterstützte Bus-Schnittstellen: SPI, I2C. |
| 7 | SIO3 | Digital_IO | Signalanschluss SIO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SIO3. Unterstützte Bus-Schnittstellen: General. |
| 8 | VCC | Power_In | Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |