![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — [commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR](/api/v1/assets/C20440762/extracted/figures/p02_fig01.png)
![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te](/api/v1/assets/C20440762/extracted/figures/p20_fig01.png)
![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte](/api/v1/assets/C20440762/extracted/figures/p22_fig01.png)
- · 40P
동기화된 핀아웃 (Symbol / 2D / 3D) (40/40)
핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다| 핀 | 기호 | 유형 | 기능 설명 (KO) |
|---|---|---|---|
| 1 | VA2 | I/O | 다중화 I/O 및 주변장치 핀 VA2 (General) |
| 2 | VA10 | I/O | 다중화 I/O 및 주변장치 핀 VA10 (General) |
| 3 | VA3 | I/O | 다중화 I/O 및 주변장치 핀 VA3 (General) |
| 4 | VA11 | I/O | 다중화 I/O 및 주변장치 핀 VA11 (General) |
| 5 | VA12 | I/O | 다중화 I/O 및 주변장치 핀 VA12 (General) |
| 6 | VA4 | I/O | 다중화 I/O 및 주변장치 핀 VA4 (General) |
| 7 | VA13 | I/O | 다중화 I/O 및 주변장치 핀 VA13 (General) |
| 8 | VA5 | I/O | 다중화 I/O 및 주변장치 핀 VA5 (General) |
| 9 | VA6 | I/O | 다중화 I/O 및 주변장치 핀 VA6 (General) |
| 10 | VA7 | I/O | 다중화 I/O 및 주변장치 핀 VA7 (General) |
| 11 | VLT | I/O | 다중화 I/O 및 주변장치 핀 VLT (General) |
| 12 | VS# | I/O | 다중화 I/O 및 주변장치 핀 VS# (General) |
| 13 | HS# | I/O | 다중화 I/O 및 주변장치 핀 HS# (General) |
| 14 | CCLK# | I/O | 다중화 I/O 및 주변장치 핀 CCLK# (General) |
| 15 | DRB# | I/O | 다중화 I/O 및 주변장치 핀 DRB# (General) |
| 16 | VD7 | I/O | 다중화 I/O 및 주변장치 핀 VD7 (General) |
| 17 | VD6 | I/O | 다중화 I/O 및 주변장치 핀 VD6 (General) |
| 18 | VD5 | I/O | 다중화 I/O 및 주변장치 핀 VD5 (General) |
| 19 | VD4 | I/O | 다중화 I/O 및 주변장치 핀 VD4 (General) |
| 20 | VD3 | I/O | 다중화 I/O 및 주변장치 핀 VD3 (General) |
| 21 | +5V | Power | 전원 공급 입력 핀 (+5V — 3.3V / 5.0V Standard Logic) |
| 22 | VD2 | I/O | 다중화 I/O 및 주변장치 핀 VD2 (General) |
| 23 | VD1 | I/O | 다중화 I/O 및 주변장치 핀 VD1 (General) |
| 24 | VD0 | I/O | 다중화 I/O 및 주변장치 핀 VD0 (General) |
| 25 | CS# | I/O | 다중화 I/O 및 주변장치 핀 CS# (General) |
| 26 | RST# | I/O | 다중화 I/O 및 주변장치 핀 RST# (General) |
| 27 | INT | I/O | 다중화 I/O 및 주변장치 핀 INT (General) |
| 28 | DMAR/SL3/VBLANK | I/O | 다중화 I/O 및 주변장치 핀 DMAR/SL3/VBLANK (General) |
| 29 | WBEN/SL2/CSYNC# | I/O | 다중화 I/O 및 주변장치 핀 WBEN/SL2/CSYNC# (General) |
| 30 | SLG#/SL1 | I/O | 다중화 I/O 및 주변장치 핀 SLG#/SL1 (General) |
| 31 | SLD/SL0 | I/O | 다중화 I/O 및 주변장치 핀 SLD/SL0 (General) |
| 32 | CSYNC#/LPSTB | I/O | 다중화 I/O 및 주변장치 핀 CSYNC#/LPSTB (General) |
| 33 | ACK/TSC# | I/O | 다중화 I/O 및 주변장치 핀 ACK/TSC# (General) |
| 34 | CURS | I/O | 다중화 I/O 및 주변장치 핀 CURS (General) |
| 35 | CBLANK | I/O | 다중화 I/O 및 주변장치 핀 CBLANK (General) |
| 36 | VA0 | I/O | 다중화 I/O 및 주변장치 핀 VA0 (General) |
| 37 | VA8 | I/O | 다중화 I/O 및 주변장치 핀 VA8 (General) |
| 38 | VA1 | I/O | 다중화 I/O 및 주변장치 핀 VA1 (General) |
| 39 | VA9 | I/O | 다중화 I/O 및 주변장치 핀 VA9 (General) |
| 40 | GND | GND | 접지 기준 핀 (GND) |
PIN 1 VA2
I/O다중화 I/O 및 주변장치 핀 VA2 (General)
설계 권장 사항: Signal terminal VA2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VA2. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정
데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 6 추출 도면)
원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요1. 실제 3D 패키지 모델REPRESENTATIVE
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
정규 패키지 핀 배치 (40 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 13.90×50.26mm · 피치 2.54mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
IPC-7351B 랜드 패턴 (40 Pads)확대 ›
6. 응용 회로도SCHEMATIC
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (6개 도면 · 1/1 페이지)
CRT9007 제품군의 원본 도면 6개 중 1–6번째 표시 중
P1 · p01_fig011803×2302px
P1 · p01_fig01P1
P2 · p02_fig011803×2302px
P20 · p20_fig011803×2302px
P21 · p21_fig011803×2302px
P22 · p22_fig011803×2302px
전기적 사양 & 상세 부품 사양 (CRT9007BNP)
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)상세 개요:CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 부품은 40핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 50.26 × 13.90 × 4.20 mm (핀 피치 e = 2.54 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 Standard I/O / Passive 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
50.26 × 13.90 × 4.20 mm (A1=0.51 mm)
패키지 패밀리: DIP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
핀 수 및 리드 피치N / e
40 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
Standard I/O / Passive
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.
5개 산업 표준 검증
파일 내보내기 전 자동 기하학/전기적 검증IEEE-315 심볼40 개 핀 자동 버스 그룹화
IPC-7351B 풋프린트40 개 패드 · 피치 2.54mm
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
실물 하드웨어 검증 & 기술 리뷰
데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스5.00 PCB Verified
IPC-7351B
동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택동일 칩 패밀리 파생 모델 — CRT9007 (2)
- · 40P
기계적 치수 및 랜드 패턴 (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
50.26 × 13.90 mm
높이 (A) & 피치 (e)IPC-7351B
A=4.20mm · e=2.54mm
패드 크기 (W × L)Level B
1.60 × 1.60 mm
핀 수 / 총 패드 수Topology
40P / 40Pad (THT_DIP)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
MICROCHIP에서 제조한 CRT9007BNP(PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL 패키지)은 핀 피치 2.54 mm의 40핀 소자입니다. 주요 핀 구성: 1 (VA2: 다중화 I/O 및 주변장치 핀 VA2 (General)), 2 (VA10: 다중화 I/O 및 주변장치 핀 VA10 (General)), 3 (VA3: 다중화 I/O 및 주변장치 핀 VA3 (General)), 4 (VA11: 다중화 I/O 및 주변장치 핀 VA11 (General)), 5 (VA12: 다중화 I/O 및 주변장치 핀 VA12 (General)), 6 (VA4: 다중화 I/O 및 주변장치 핀 VA4 (General)).
CRT9007BNP의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CRT9007BNP(PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 본체 크기는 13.90 × 50.26 mm, 피치 e = 2.54 mm이며 총 40개의 구리 패드로 구성됩니다.
CRT9007BNP용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CRT9007BNP(MICROCHIP, PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (40 핀) 및 CRT9007 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | VA2 | Digital_IO | 신호 단자 VA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA2. 지원 버스 프로토콜: General. |
| 2 | VA10 | Digital_IO | 신호 단자 VA10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA10. 지원 버스 프로토콜: General. |
| 3 | VA3 | Digital_IO | 신호 단자 VA3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA3. 지원 버스 프로토콜: General. |
| 4 | VA11 | Digital_IO | 신호 단자 VA11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA11. 지원 버스 프로토콜: General. |
| 5 | VA12 | Digital_IO | 신호 단자 VA12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA12. 지원 버스 프로토콜: General. |
| 6 | VA4 | Digital_IO | 신호 단자 VA4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA4. 지원 버스 프로토콜: General. |
| 7 | VA13 | Digital_IO | 신호 단자 VA13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA13. 지원 버스 프로토콜: General. |
| 8 | VA5 | Digital_IO | 신호 단자 VA5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA5. 지원 버스 프로토콜: General. |
| 9 | VA6 | Digital_IO | 신호 단자 VA6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA6. 지원 버스 프로토콜: General. |
| 10 | VA7 | Digital_IO | 신호 단자 VA7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA7. 지원 버스 프로토콜: General. |
| 11 | VLT | Digital_IO | 신호 단자 VLT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VLT. 지원 버스 프로토콜: General. |
| 12 | VS# | Digital_IO | 신호 단자 VS# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VS#. 지원 버스 프로토콜: General. |
| 13 | HS# | Digital_IO | 신호 단자 HS# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): HS#. 지원 버스 프로토콜: General. |
| 14 | CCLK# | Digital_IO | 신호 단자 CCLK# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CCLK#. 지원 버스 프로토콜: General. |
| 15 | DRB# | Digital_IO | 신호 단자 DRB# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DRB#. 지원 버스 프로토콜: General. |
| 16 | VD7 | Digital_IO | 신호 단자 VD7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD7. 지원 버스 프로토콜: General. |
| 17 | VD6 | Digital_IO | 신호 단자 VD6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD6. 지원 버스 프로토콜: General. |
| 18 | VD5 | Digital_IO | 신호 단자 VD5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD5. 지원 버스 프로토콜: General. |
| 19 | VD4 | Digital_IO | 신호 단자 VD4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD4. 지원 버스 프로토콜: General. |
| 20 | VD3 | Digital_IO | 신호 단자 VD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD3. 지원 버스 프로토콜: General. |
| 21 | +5V | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (+5V, 최대 정격: 5.5V)입니다. |
| 22 | VD2 | Digital_IO | 신호 단자 VD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD2. 지원 버스 프로토콜: General. |
| 23 | VD1 | Digital_IO | 신호 단자 VD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD1. 지원 버스 프로토콜: General. |
| 24 | VD0 | Digital_IO | 신호 단자 VD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VD0. 지원 버스 프로토콜: General. |
| 25 | CS# | Digital_IO | 신호 단자 CS# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CS#. 지원 버스 프로토콜: General. |
| 26 | RST# | Digital_IO | 신호 단자 RST# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RST#. 지원 버스 프로토콜: General. |
| 27 | INT | Digital_IO | 신호 단자 INT (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): INT. 지원 버스 프로토콜: General. |
| 28 | DMAR/SL3/VBLANK | Digital_IO | 신호 단자 DMAR/SL3/VBLANK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DMAR/SL3/VBLANK. 지원 버스 프로토콜: General. |
| 29 | WBEN/SL2/CSYNC# | Digital_IO | 신호 단자 WBEN/SL2/CSYNC# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): WBEN/SL2/CSYNC#. 지원 버스 프로토콜: General. |
| 30 | SLG#/SL1 | Digital_IO | 신호 단자 SLG#/SL1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SLG#/SL1. 지원 버스 프로토콜: General. |
| 31 | SLD/SL0 | Digital_IO | 신호 단자 SLD/SL0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SLD/SL0. 지원 버스 프로토콜: General. |
| 32 | CSYNC#/LPSTB | Digital_IO | 신호 단자 CSYNC#/LPSTB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CSYNC#/LPSTB. 지원 버스 프로토콜: General. |
| 33 | ACK/TSC# | Digital_IO | 신호 단자 ACK/TSC# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): ACK/TSC#. 지원 버스 프로토콜: General. |
| 34 | CURS | Digital_IO | 신호 단자 CURS (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CURS. 지원 버스 프로토콜: General. |
| 35 | CBLANK | Digital_IO | 신호 단자 CBLANK (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CBLANK. 지원 버스 프로토콜: General. |
| 36 | VA0 | Digital_IO | 신호 단자 VA0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA0. 지원 버스 프로토콜: General. |
| 37 | VA8 | Digital_IO | 신호 단자 VA8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA8. 지원 버스 프로토콜: General. |
| 38 | VA1 | Digital_IO | 신호 단자 VA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA1. 지원 버스 프로토콜: General. |
| 39 | VA9 | Digital_IO | 신호 단자 VA9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VA9. 지원 버스 프로토콜: General. |
| 40 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |