![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — [commence cone] [— sanatranon —[arenomrnie | [—rorzoewr | sominesonnnow | [“Fenonewors | somcnesrae | [— rerio [mess enero] [eva ] [ser] [emare] (ee) =e [I ese eras : a a chon ssoumeune = : a = a eK. — DESCRIPTION OF PIN FUNCTIONS PROCESSOR](/api/v1/assets/C20440762/extracted/figures/p02_fig01.png)
![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — ‘AC ELECTRICAL CHARACTERISTICS® T, = 0°C to + 70°C, Voc = 5.0V + 5% | ys Nite tna , ¥] sind Ce acca, SYMBOL PARAMETER [wn [ve | Max [uns [SS ihe | Clock: a S| ter Clock period 155 Teo ns CRT9007A2 All operation modes 200 TBD ns CRT9O07A1 te](/api/v1/assets/C20440762/extracted/figures/p20_fig01.png)
![CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) — neassren ADORESS DECODE err oeWTON vias epsterTyoe VAS _VAt_VA3_VA2 VAI AO 0708 O5—t_—os oe wwe [afe]ele [es] faa Samcerontacti Ss] w wine [ofol}olo{o]s || ns GraeacTeRGPEROATAROW | 59 ™ we fotefetets fo] we [efefetep te] ° wwe [etetet rte](/api/v1/assets/C20440762/extracted/figures/p22_fig01.png)
- · 40P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (40/40)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | VA2 | I/O | Multiplex-I/O- & Peripherie-Pin VA2 (General) |
| 2 | VA10 | I/O | Multiplex-I/O- & Peripherie-Pin VA10 (General) |
| 3 | VA3 | I/O | Multiplex-I/O- & Peripherie-Pin VA3 (General) |
| 4 | VA11 | I/O | Multiplex-I/O- & Peripherie-Pin VA11 (General) |
| 5 | VA12 | I/O | Multiplex-I/O- & Peripherie-Pin VA12 (General) |
| 6 | VA4 | I/O | Multiplex-I/O- & Peripherie-Pin VA4 (General) |
| 7 | VA13 | I/O | Multiplex-I/O- & Peripherie-Pin VA13 (General) |
| 8 | VA5 | I/O | Multiplex-I/O- & Peripherie-Pin VA5 (General) |
| 9 | VA6 | I/O | Multiplex-I/O- & Peripherie-Pin VA6 (General) |
| 10 | VA7 | I/O | Multiplex-I/O- & Peripherie-Pin VA7 (General) |
| 11 | VLT | I/O | Multiplex-I/O- & Peripherie-Pin VLT (General) |
| 12 | VS# | I/O | Multiplex-I/O- & Peripherie-Pin VS# (General) |
| 13 | HS# | I/O | Multiplex-I/O- & Peripherie-Pin HS# (General) |
| 14 | CCLK# | I/O | Multiplex-I/O- & Peripherie-Pin CCLK# (General) |
| 15 | DRB# | I/O | Multiplex-I/O- & Peripherie-Pin DRB# (General) |
| 16 | VD7 | I/O | Multiplex-I/O- & Peripherie-Pin VD7 (General) |
| 17 | VD6 | I/O | Multiplex-I/O- & Peripherie-Pin VD6 (General) |
| 18 | VD5 | I/O | Multiplex-I/O- & Peripherie-Pin VD5 (General) |
| 19 | VD4 | I/O | Multiplex-I/O- & Peripherie-Pin VD4 (General) |
| 20 | VD3 | I/O | Multiplex-I/O- & Peripherie-Pin VD3 (General) |
| 21 | +5V | Power | Versorgungsspannungseingang (+5V — 3.3V / 5.0V Standard Logic) |
| 22 | VD2 | I/O | Multiplex-I/O- & Peripherie-Pin VD2 (General) |
| 23 | VD1 | I/O | Multiplex-I/O- & Peripherie-Pin VD1 (General) |
| 24 | VD0 | I/O | Multiplex-I/O- & Peripherie-Pin VD0 (General) |
| 25 | CS# | I/O | Multiplex-I/O- & Peripherie-Pin CS# (General) |
| 26 | RST# | I/O | Multiplex-I/O- & Peripherie-Pin RST# (General) |
| 27 | INT | I/O | Multiplex-I/O- & Peripherie-Pin INT (General) |
| 28 | DMAR/SL3/VBLANK | I/O | Multiplex-I/O- & Peripherie-Pin DMAR/SL3/VBLANK (General) |
| 29 | WBEN/SL2/CSYNC# | I/O | Multiplex-I/O- & Peripherie-Pin WBEN/SL2/CSYNC# (General) |
| 30 | SLG#/SL1 | I/O | Multiplex-I/O- & Peripherie-Pin SLG#/SL1 (General) |
| 31 | SLD/SL0 | I/O | Multiplex-I/O- & Peripherie-Pin SLD/SL0 (General) |
| 32 | CSYNC#/LPSTB | I/O | Multiplex-I/O- & Peripherie-Pin CSYNC#/LPSTB (General) |
| 33 | ACK/TSC# | I/O | Multiplex-I/O- & Peripherie-Pin ACK/TSC# (General) |
| 34 | CURS | I/O | Multiplex-I/O- & Peripherie-Pin CURS (General) |
| 35 | CBLANK | I/O | Multiplex-I/O- & Peripherie-Pin CBLANK (General) |
| 36 | VA0 | I/O | Multiplex-I/O- & Peripherie-Pin VA0 (General) |
| 37 | VA8 | I/O | Multiplex-I/O- & Peripherie-Pin VA8 (General) |
| 38 | VA1 | I/O | Multiplex-I/O- & Peripherie-Pin VA1 (General) |
| 39 | VA9 | I/O | Multiplex-I/O- & Peripherie-Pin VA9 (General) |
| 40 | GND | GND | Masseanschluss (GND) |
PIN 1 VA2
I/OMultiplex-I/O- & Peripherie-Pin VA2 (General)
Designhinweis: Signal terminal VA2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VA2. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (40 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL · 13.90×50.26mm · Raster 2.54mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (40 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CRT9007
P1 · p01_fig011803×2302px
P1 · p01_fig01P1
P2 · p02_fig011803×2302px
P20 · p20_fig011803×2302px
P21 · p21_fig011803×2302px
P22 · p22_fig011803×2302px
Elektrische Spezifikationen & Bauteildetails (CRT9007BNP)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) ist ein 40-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 50.26 × 13.90 × 4.20 mm (Pin-Raster e = 2.54 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
50.26 × 13.90 × 4.20 mm (A1=0.51 mm)
Gehäusefamilie: DIP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Pinanzahl & RastermaßN / e
40 Pins | Pitch e = 2.54 mm (100.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol40 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint40 Pads · Raster 2.54mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CRT9007 (2)
- · 40P
Mechanische Abmessungen & Land Pattern (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
50.26 × 13.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=4.20mm · e=2.54mm
Pad-Abmessungen (W × L)Level B
1.60 × 1.60 mm
Pins / Gesamt-PadsTopology
40P / 40Pad (THT_DIP)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL)?
Das Bauteil CRT9007BNP von MICROCHIP im PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL-Gehäuse besitzt 40 Pins mit einem Rastermaß (Pitch) von 2.54 mm. Wichtige Pins: 1 (VA2: Multiplex-I/O- & Peripherie-Pin VA2 (General)), 2 (VA10: Multiplex-I/O- & Peripherie-Pin VA10 (General)), 3 (VA3: Multiplex-I/O- & Peripherie-Pin VA3 (General)), 4 (VA11: Multiplex-I/O- & Peripherie-Pin VA11 (General)), 5 (VA12: Multiplex-I/O- & Peripherie-Pin VA12 (General)), 6 (VA4: Multiplex-I/O- & Peripherie-Pin VA4 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CRT9007BNP?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CRT9007BNP (PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) 13.90 × 50.26 mm bei einem Pitch e = 2.54 mm und 40 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CRT9007BNP heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CRT9007BNP (MICROCHIP, PDIP-40_L51.8-W13.5-P2.54-LS15.4-BL) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (40 Pins) & CRT9007 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | VA2 | Digital_IO | Signalanschluss VA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA2. Unterstützte Bus-Schnittstellen: General. |
| 2 | VA10 | Digital_IO | Signalanschluss VA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA10. Unterstützte Bus-Schnittstellen: General. |
| 3 | VA3 | Digital_IO | Signalanschluss VA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA3. Unterstützte Bus-Schnittstellen: General. |
| 4 | VA11 | Digital_IO | Signalanschluss VA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA11. Unterstützte Bus-Schnittstellen: General. |
| 5 | VA12 | Digital_IO | Signalanschluss VA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA12. Unterstützte Bus-Schnittstellen: General. |
| 6 | VA4 | Digital_IO | Signalanschluss VA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA4. Unterstützte Bus-Schnittstellen: General. |
| 7 | VA13 | Digital_IO | Signalanschluss VA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA13. Unterstützte Bus-Schnittstellen: General. |
| 8 | VA5 | Digital_IO | Signalanschluss VA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA5. Unterstützte Bus-Schnittstellen: General. |
| 9 | VA6 | Digital_IO | Signalanschluss VA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA6. Unterstützte Bus-Schnittstellen: General. |
| 10 | VA7 | Digital_IO | Signalanschluss VA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA7. Unterstützte Bus-Schnittstellen: General. |
| 11 | VLT | Digital_IO | Signalanschluss VLT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VLT. Unterstützte Bus-Schnittstellen: General. |
| 12 | VS# | Digital_IO | Signalanschluss VS# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VS#. Unterstützte Bus-Schnittstellen: General. |
| 13 | HS# | Digital_IO | Signalanschluss HS# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HS#. Unterstützte Bus-Schnittstellen: General. |
| 14 | CCLK# | Digital_IO | Signalanschluss CCLK# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCLK#. Unterstützte Bus-Schnittstellen: General. |
| 15 | DRB# | Digital_IO | Signalanschluss DRB# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DRB#. Unterstützte Bus-Schnittstellen: General. |
| 16 | VD7 | Digital_IO | Signalanschluss VD7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD7. Unterstützte Bus-Schnittstellen: General. |
| 17 | VD6 | Digital_IO | Signalanschluss VD6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD6. Unterstützte Bus-Schnittstellen: General. |
| 18 | VD5 | Digital_IO | Signalanschluss VD5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD5. Unterstützte Bus-Schnittstellen: General. |
| 19 | VD4 | Digital_IO | Signalanschluss VD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD4. Unterstützte Bus-Schnittstellen: General. |
| 20 | VD3 | Digital_IO | Signalanschluss VD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD3. Unterstützte Bus-Schnittstellen: General. |
| 21 | +5V | Power_In | Positiver Versorgungseingang (+5V) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 22 | VD2 | Digital_IO | Signalanschluss VD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD2. Unterstützte Bus-Schnittstellen: General. |
| 23 | VD1 | Digital_IO | Signalanschluss VD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD1. Unterstützte Bus-Schnittstellen: General. |
| 24 | VD0 | Digital_IO | Signalanschluss VD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VD0. Unterstützte Bus-Schnittstellen: General. |
| 25 | CS# | Digital_IO | Signalanschluss CS# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CS#. Unterstützte Bus-Schnittstellen: General. |
| 26 | RST# | Digital_IO | Signalanschluss RST# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST#. Unterstützte Bus-Schnittstellen: General. |
| 27 | INT | Digital_IO | Signalanschluss INT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INT. Unterstützte Bus-Schnittstellen: General. |
| 28 | DMAR/SL3/VBLANK | Digital_IO | Signalanschluss DMAR/SL3/VBLANK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DMAR/SL3/VBLANK. Unterstützte Bus-Schnittstellen: General. |
| 29 | WBEN/SL2/CSYNC# | Digital_IO | Signalanschluss WBEN/SL2/CSYNC# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: WBEN/SL2/CSYNC#. Unterstützte Bus-Schnittstellen: General. |
| 30 | SLG#/SL1 | Digital_IO | Signalanschluss SLG#/SL1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SLG#/SL1. Unterstützte Bus-Schnittstellen: General. |
| 31 | SLD/SL0 | Digital_IO | Signalanschluss SLD/SL0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SLD/SL0. Unterstützte Bus-Schnittstellen: General. |
| 32 | CSYNC#/LPSTB | Digital_IO | Signalanschluss CSYNC#/LPSTB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CSYNC#/LPSTB. Unterstützte Bus-Schnittstellen: General. |
| 33 | ACK/TSC# | Digital_IO | Signalanschluss ACK/TSC# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ACK/TSC#. Unterstützte Bus-Schnittstellen: General. |
| 34 | CURS | Digital_IO | Signalanschluss CURS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CURS. Unterstützte Bus-Schnittstellen: General. |
| 35 | CBLANK | Digital_IO | Signalanschluss CBLANK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CBLANK. Unterstützte Bus-Schnittstellen: General. |
| 36 | VA0 | Digital_IO | Signalanschluss VA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA0. Unterstützte Bus-Schnittstellen: General. |
| 37 | VA8 | Digital_IO | Signalanschluss VA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA8. Unterstützte Bus-Schnittstellen: General. |
| 38 | VA1 | Digital_IO | Signalanschluss VA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA1. Unterstützte Bus-Schnittstellen: General. |
| 39 | VA9 | Digital_IO | Signalanschluss VA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VA9. Unterstützte Bus-Schnittstellen: General. |
| 40 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |