ChipDocs.org
⌘K
2284 器件上传PDF
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

CRT9006-83HSBIP

MICROCHIPID: C20537916PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 24 引脚 · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)1DOUT32DOUT23DOUT14DOUT05CLK6WREN#7CLRCNT#8CKEN9DIN010DIN111DIN212DIN324GND23DOUT422DOUT521DOUT620DOUT719OE#18OF17DIN716DIN615DIN514DIN413+5VGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D封装焊盘
123456789101112131415161718192021222324E=13.70mm · Pitch e=2.54mmD=29.94mm-16-14-12-10-8-6-4-202468101214162321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23mm
3. 3D实体模型
封装外形: 13.70mm × 29.94mm · 间距 Pitch: 2.54mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (24/24)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1DOUT3I/O多功能复用 I/O 与外设引脚 DOUT3 (General)
2DOUT2I/O多功能复用 I/O 与外设引脚 DOUT2 (General)
3DOUT1I/O多功能复用 I/O 与外设引脚 DOUT1 (General)
4DOUT0I/O多功能复用 I/O 与外设引脚 DOUT0 (General)
5CLKI/O多功能复用 I/O 与外设引脚 CLK (General)
6WREN#I/O多功能复用 I/O 与外设引脚 WREN# (General)
7CLRCNT#I/O多功能复用 I/O 与外设引脚 CLRCNT# (General)
8CKENI/O多功能复用 I/O 与外设引脚 CKEN (General)
9DIN0I/O多功能复用 I/O 与外设引脚 DIN0 (General)
10DIN1I/O多功能复用 I/O 与外设引脚 DIN1 (General)
11DIN2I/O多功能复用 I/O 与外设引脚 DIN2 (General)
12DIN3I/O多功能复用 I/O 与外设引脚 DIN3 (General)
13+5VPower正电源供电引脚 (+5V — 3.3V / 5.0V Standard Logic)
14DIN4I/O多功能复用 I/O 与外设引脚 DIN4 (General)
15DIN5I/O多功能复用 I/O 与外设引脚 DIN5 (General)
16DIN6I/O多功能复用 I/O 与外设引脚 DIN6 (General)
17DIN7I/O多功能复用 I/O 与外设引脚 DIN7 (General)
18OFI/O多功能复用 I/O 与外设引脚 OF (General)
19OE#I/O多功能复用 I/O 与外设引脚 OE# (General)
20DOUT7I/O多功能复用 I/O 与外设引脚 DOUT7 (General)
21DOUT6I/O多功能复用 I/O 与外设引脚 DOUT6 (General)
22DOUT5I/O多功能复用 I/O 与外设引脚 DOUT5 (General)
23DOUT4I/O多功能复用 I/O 与外设引脚 DOUT4 (General)
24GNDGND电源参考地引脚 (GND)
PIN 1 DOUT3
I/O
多功能复用 I/O 与外设引脚 DOUT3 (General)
PCB布线建议: Signal terminal DOUT3 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DOUT3. Supported peripheral buses: General.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 6 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CRT9006-83HSBIP (MICROCHIP · PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (24 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 4. 封装机械外形图 (D×E×A)
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 13.70×29.94mm · 节距 2.54mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (24 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (6 张图纸 · 第 1/1 页)
显示第 1–6 张，共 6 张完整原图 (来自 CRT9006 系列)
P1 · p01_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
P2 · p02_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
P2 · p02_fig01P2
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P4 · p04_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
P5 · p05_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — & °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
& °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
P6 · p06_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD
FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD

电气参数与元器件规格详情 (CRT9006-83HSBIP)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) 是一款 24 引脚的标准电子与连接器元件，机械封装尺寸为 29.94 × 13.70 × 4.20 mm（引脚间距 e = 2.54 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 Standard I/O / Passive 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
29.94 × 13.70 × 4.20 mm (A1=0.51 mm)
封装类型：DIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
引脚总数与中心间距N / e
24 Pins | Pitch e = 2.54 mm (100.0 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Standard I/O / Passive
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号24 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘24 个焊盘 · 节距 2.54mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
29.94 × 13.70 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=4.20mm · e=2.54mm
焊盘尺寸 (W × L)Level B
1.60 × 1.60 mm
引脚数 / 总焊盘数Topology
24P / 24Pad (THT_DIP)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 CRT9006-83HSBIP 采用 PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL 封装，共 24 脚，引脚间距 2.54 mm。主要引脚包括：1 (DOUT3: 多功能复用 I/O 与外设引脚 DOUT3 (General)), 2 (DOUT2: 多功能复用 I/O 与外设引脚 DOUT2 (General)), 3 (DOUT1: 多功能复用 I/O 与外设引脚 DOUT1 (General)), 4 (DOUT0: 多功能复用 I/O 与外设引脚 DOUT0 (General)), 5 (CLK: 多功能复用 I/O 与外设引脚 CLK (General)), 6 (WREN#: 多功能复用 I/O 与外设引脚 WREN# (General))。

CRT9006-83HSBIP 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) 本体轮廓为 13.70 × 29.94 mm，引脚间距 e = 2.54 mm，共计 24 个铜箔焊盘。

哪里可以下载 CRT9006-83HSBIP 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CRT9006-83HSBIP (MICROCHIP, PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (24 脚) 与 CRT9006 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1DOUT3Digital_IO信号引脚 DOUT3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT3。支持总线接口：General。
2DOUT2Digital_IO信号引脚 DOUT2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT2。支持总线接口：General。
3DOUT1Digital_IO信号引脚 DOUT1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT1。支持总线接口：General。
4DOUT0Digital_IO信号引脚 DOUT0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT0。支持总线接口：General。
5CLKDigital_IO信号引脚 CLK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CLK。支持总线接口：General。
6WREN#Digital_IO信号引脚 WREN#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：WREN#。支持总线接口：General。
7CLRCNT#Digital_IO信号引脚 CLRCNT#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CLRCNT#。支持总线接口：General。
8CKENDigital_IO信号引脚 CKEN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CKEN。支持总线接口：General。
9DIN0Digital_IO信号引脚 DIN0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN0。支持总线接口：General。
10DIN1Digital_IO信号引脚 DIN1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN1。支持总线接口：General。
11DIN2Digital_IO信号引脚 DIN2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN2。支持总线接口：General。
12DIN3Digital_IO信号引脚 DIN3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN3。支持总线接口：General。
13+5VPower_In主供电输入引脚 (+5V)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
14DIN4Digital_IO信号引脚 DIN4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN4。支持总线接口：General。
15DIN5Digital_IO信号引脚 DIN5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN5。支持总线接口：General。
16DIN6Digital_IO信号引脚 DIN6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN6。支持总线接口：General。
17DIN7Digital_IO信号引脚 DIN7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DIN7。支持总线接口：General。
18OFDigital_IO信号引脚 OF（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OF。支持总线接口：General。
19OE#Digital_IO信号引脚 OE#（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OE#。支持总线接口：General。
20DOUT7Digital_IO信号引脚 DOUT7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT7。支持总线接口：General。
21DOUT6Digital_IO信号引脚 DOUT6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT6。支持总线接口：General。
22DOUT5Digital_IO信号引脚 DOUT5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT5。支持总线接口：General。
23DOUT4Digital_IO信号引脚 DOUT4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：DOUT4。支持总线接口：General。
24GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
探索器件库封装厂商上传