ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

CRT9006-83HSBIP

MICROCHIPID: C20537916PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 24 chân · Pitch 2.54mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)1DOUT32DOUT23DOUT14DOUT05CLK6WREN#7CLRCNT#8CKEN9DIN010DIN111DIN212DIN324GND23DOUT422DOUT521DOUT620DOUT719OE#18OF17DIN716DIN615DIN514DIN413+5VGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.820.315.210.25.10-5.1-10.2-15.2-20.3mm
2. FOOTPRINT 2D
123456789101112131415161718192021222324E=13.70mm · Pitch e=2.54mmD=29.94mm-16-14-12-10-8-6-4-202468101214162321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23mm
3. MÔ HÌNH 3D
Kích thước vỏ: 13.70mm × 29.94mm · Pitch: 2.54mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (24/24)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1DOUT3I/OChân Đa năng Vào/Ra & Ngoại vi DOUT3 (General)
2DOUT2I/OChân Đa năng Vào/Ra & Ngoại vi DOUT2 (General)
3DOUT1I/OChân Đa năng Vào/Ra & Ngoại vi DOUT1 (General)
4DOUT0I/OChân Đa năng Vào/Ra & Ngoại vi DOUT0 (General)
5CLKI/OChân Đa năng Vào/Ra & Ngoại vi CLK (General)
6WREN#I/OChân Đa năng Vào/Ra & Ngoại vi WREN# (General)
7CLRCNT#I/OChân Đa năng Vào/Ra & Ngoại vi CLRCNT# (General)
8CKENI/OChân Đa năng Vào/Ra & Ngoại vi CKEN (General)
9DIN0I/OChân Đa năng Vào/Ra & Ngoại vi DIN0 (General)
10DIN1I/OChân Đa năng Vào/Ra & Ngoại vi DIN1 (General)
11DIN2I/OChân Đa năng Vào/Ra & Ngoại vi DIN2 (General)
12DIN3I/OChân Đa năng Vào/Ra & Ngoại vi DIN3 (General)
13+5VPowerChân cấp nguồn dương (+5V — 3.3V / 5.0V Standard Logic)
14DIN4I/OChân Đa năng Vào/Ra & Ngoại vi DIN4 (General)
15DIN5I/OChân Đa năng Vào/Ra & Ngoại vi DIN5 (General)
16DIN6I/OChân Đa năng Vào/Ra & Ngoại vi DIN6 (General)
17DIN7I/OChân Đa năng Vào/Ra & Ngoại vi DIN7 (General)
18OFI/OChân Đa năng Vào/Ra & Ngoại vi OF (General)
19OE#I/OChân Đa năng Vào/Ra & Ngoại vi OE# (General)
20DOUT7I/OChân Đa năng Vào/Ra & Ngoại vi DOUT7 (General)
21DOUT6I/OChân Đa năng Vào/Ra & Ngoại vi DOUT6 (General)
22DOUT5I/OChân Đa năng Vào/Ra & Ngoại vi DOUT5 (General)
23DOUT4I/OChân Đa năng Vào/Ra & Ngoại vi DOUT4 (General)
24GNDGNDChân Mass Tham chiếu (GND)
PIN 1 DOUT3
I/O
Chân Đa năng Vào/Ra & Ngoại vi DOUT3 (General)
Lưu ý thiết kế: Signal terminal DOUT3 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: DOUT3. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 6 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CRT9006-83HSBIP (MICROCHIP · PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (24 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL · 13.70×29.94mm · Pitch 2.54mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (24 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên 6 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CRT9006
P1 · p01_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
Single Row Buffer FEATURES: PIN CONFIGURATION OC Low Cost Solution to CRT Memory Contention Problem CO Provides Enhanced Processor Throughput for CRT courts C}1 24) GND Display Systems voutz C2 235) pouts O Provides 8 Bit Wide Variable Leng
P2 · p02_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
DESCRIPTION OF PIN FUNCTIONS = DATA OUTPUTS DOUT3-DOUT® | Data Outputs from the internal output latch. cLock CLK Character clock. The negative-going edge of CLK clocks the latches. When CKEN (pin 8) is high, CLK will increment the address c
P2 · p02_fig01P2
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P4 · p04_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
FIGURE 1: AC CHARACTERISTICS -_——, —__ ee ten pl oe cux i tb ow TDR LB /T/L, | twcro—*] ant tence ~ Nowouo ll omen — — team WREN ‘ , COTPUT DATE \TASTATE cour TTT LLL Soe to x ey en Ir or cm} ew CURCNT FIGURE 2: SINGLE ROW BUFFER READ TIMIN
P5 · p05_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — & °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
& °_agzcr< 5 3 “3 c uw gee al ae g FA 3 oI [GH eg 5 F3 oH = Lf 4 Ir} # Z sd 3 e x : je ee E Poo gd Tt 3 5 > 28 a! 3 g a 2 e 5 3 | — 2 g i 8 8 BE RS & a al a 3 £ if 3 OQ) soe Bos 5 2 2 q 2 QO _— Bs aly 3) f 4s 4 £ bE Tin an: 3 2 z 5 wie g By
P6 · p06_fig011803×2302px
CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) — FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD
FIGURE 4: TYPICAL READ TIMING FOR SRB CASCADED CONFIGURATION CuK SILI yt nn nn ny yUILN Be as cee ZIT TT 77. Ai MEMORY Ab SRESS —< AD XCEL CAE XRG [CRC Bee es XT TTT YD (CKEN« rr | Vv CURENT, aN Vv outro, —THREESTATE Xa XDT YG SDs XD XD XD

Thông số Kỹ thuật & Chi tiết Linh kiện (CRT9006-83HSBIP)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) là linh kiện điện tử & kết nối tiêu chuẩn 24 chân, kích thước bao hình cơ khí 29.94 × 13.70 × 4.20 mm (bước chân e = 2.54 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Standard I/O / Passive.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
29.94 × 13.70 × 4.20 mm (A1=0.51 mm)
Họ đóng gói: DIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)
Số lượng chân & Bước chânN / e
24 Pins | Pitch e = 2.54 mm (100.0 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Standard I/O / Passive
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol24 chân phân nhóm tự động
OK
IPC-7351B Land Pattern24 pads · Pitch 2.54mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
29.94 × 13.70 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=4.20mm · e=2.54mm
Kích thước Pad (W × L)Level B
1.60 × 1.60 mm
Số chân / Tổng số PadTopology
24P / 24Pad (THT_DIP)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) như thế nào?

Linh kiện CRT9006-83HSBIP do MICROCHIP sản xuất đóng gói kiểu PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL gồm 24 chân với bước chân (pitch) 2.54 mm. Các chân tiêu biểu gồm: 1 (DOUT3: Chân Đa năng Vào/Ra & Ngoại vi DOUT3 (General)), 2 (DOUT2: Chân Đa năng Vào/Ra & Ngoại vi DOUT2 (General)), 3 (DOUT1: Chân Đa năng Vào/Ra & Ngoại vi DOUT1 (General)), 4 (DOUT0: Chân Đa năng Vào/Ra & Ngoại vi DOUT0 (General)), 5 (CLK: Chân Đa năng Vào/Ra & Ngoại vi CLK (General)), 6 (WREN#: Chân Đa năng Vào/Ra & Ngoại vi WREN# (General)).

Kích thước Footprint chuẩn IPC-7351B của CRT9006-83HSBIP là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CRT9006-83HSBIP (PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) có kích thước danh định 13.70 × 29.94 mm, bước chân e = 2.54 mm, tổng số 24 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CRT9006-83HSBIP ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CRT9006-83HSBIP (MICROCHIP, PDIP-24_L31.0-W13.5-P2.54-LS15.2-BL) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (24 chân) & Liên kết Biến thể Họ CRT9006Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1DOUT3Digital_IOChân tín hiệu DOUT3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT3. Giao thức hỗ trợ: General.
2DOUT2Digital_IOChân tín hiệu DOUT2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT2. Giao thức hỗ trợ: General.
3DOUT1Digital_IOChân tín hiệu DOUT1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT1. Giao thức hỗ trợ: General.
4DOUT0Digital_IOChân tín hiệu DOUT0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT0. Giao thức hỗ trợ: General.
5CLKDigital_IOChân tín hiệu CLK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CLK. Giao thức hỗ trợ: General.
6WREN#Digital_IOChân tín hiệu WREN# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): WREN#. Giao thức hỗ trợ: General.
7CLRCNT#Digital_IOChân tín hiệu CLRCNT# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CLRCNT#. Giao thức hỗ trợ: General.
8CKENDigital_IOChân tín hiệu CKEN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CKEN. Giao thức hỗ trợ: General.
9DIN0Digital_IOChân tín hiệu DIN0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN0. Giao thức hỗ trợ: General.
10DIN1Digital_IOChân tín hiệu DIN1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN1. Giao thức hỗ trợ: General.
11DIN2Digital_IOChân tín hiệu DIN2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN2. Giao thức hỗ trợ: General.
12DIN3Digital_IOChân tín hiệu DIN3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN3. Giao thức hỗ trợ: General.
13+5VPower_InChân cấp nguồn dương (+5V) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
14DIN4Digital_IOChân tín hiệu DIN4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN4. Giao thức hỗ trợ: General.
15DIN5Digital_IOChân tín hiệu DIN5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN5. Giao thức hỗ trợ: General.
16DIN6Digital_IOChân tín hiệu DIN6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN6. Giao thức hỗ trợ: General.
17DIN7Digital_IOChân tín hiệu DIN7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DIN7. Giao thức hỗ trợ: General.
18OFDigital_IOChân tín hiệu OF (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): OF. Giao thức hỗ trợ: General.
19OE#Digital_IOChân tín hiệu OE# (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): OE#. Giao thức hỗ trợ: General.
20DOUT7Digital_IOChân tín hiệu DOUT7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT7. Giao thức hỗ trợ: General.
21DOUT6Digital_IOChân tín hiệu DOUT6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT6. Giao thức hỗ trợ: General.
22DOUT5Digital_IOChân tín hiệu DOUT5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT5. Giao thức hỗ trợ: General.
23DOUT4Digital_IOChân tín hiệu DOUT4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DOUT4. Giao thức hỗ trợ: General.
24GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF