機械寸法 & ランドパターン (QFN-16(3x3))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.75 mm
ピン数 / 総パッド数Topology
17P / 17Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-16(3x3) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH9441P (QFN-16(3x3))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH9441P (QFN-16(3x3)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH9441P (QFN-16(3x3) パッケージ) は全 17 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (IO2: GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。
CH9441P の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9441P (QFN-16(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 17 パッドで構成されています（中央放熱パッド EPAD 1.80 × 1.80 mm、IPC-7525 60% 開口ペーストマスク付き）。
CH9441P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9441P (WCH, QFN-16(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (17 ピン) & CH9441 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | NC | No_Connect | No Connect (Leave Floating) |
| 5 | IO2 | Digital_IO | GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1 |
| 6 | IO3 | Digital_IO | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | VDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 8 | VBUS | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS、最大定格: 5.5V) です。 |
| 9 | IO4 | Digital_IO | GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3 |
| 10 | IO5 | Digital_IO | GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4 |
| 11 | IO6 | Digital_IO | GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5 |
| 12 | IO7 | Digital_IO | GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6 |
| 13 | CC1 | Digital_IO | 信号端子 CC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CC1。対応バス/インターフェース: General。 |
| 14 | CC2 | Digital_IO | 信号端子 CC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CC2。対応バス/インターフェース: General。 |
| 15 | IO17 | Digital_IO | GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6 |
| 16 | IO18 | Digital_IO | GPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3 |
| 17 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |