![CH9329 (SOP-16) — 7.1 QFN32 封装 [QFN-32(4x4)]](/api/v1/assets/C51139783/extracted/figures/p09_fig01.png)
SOP-16 · 16P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (16/16)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | ACT# | I/O | Multiplex-I/O- & Peripherie-Pin ACT# (General) |
| 2 | MODE0 | I/O | Multiplex-I/O- & Peripherie-Pin MODE0 (General) |
| 3 | MODE1 | I/O | Multiplex-I/O- & Peripherie-Pin MODE1 (General) |
| 4 | CFG0 | I/O | Multiplex-I/O- & Peripherie-Pin CFG0 (General) |
| 5 | CFG1 | I/O | Multiplex-I/O- & Peripherie-Pin CFG1 (General) |
| 6 | RST | I/O | Multiplex-I/O- & Peripherie-Pin RST (General) |
| 7 | TXD | I/O | Multiplex-I/O- & Peripherie-Pin TXD (UART) |
| 8 | RXD | I/O | Multiplex-I/O- & Peripherie-Pin RXD (UART) |
| 9 | UP | I/O | Multiplex-I/O- & Peripherie-Pin UP (General) |
| 10 | DEF | I/O | Multiplex-I/O- & Peripherie-Pin DEF (General) |
| 11 | SET | I/O | Multiplex-I/O- & Peripherie-Pin SET (General) |
| 12 | UD+ | I/O | Multiplex-I/O- & Peripherie-Pin UD+ (USB) |
| 13 | UD- | I/O | Multiplex-I/O- & Peripherie-Pin UD- (USB) |
| 14 | GND | GND | Masseanschluss (GND) |
| 15 | VCC | Power | Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic) |
| 16 | V33 | Power | Versorgungsspannungseingang (V33 — 3.3V / 5.0V Standard Logic) |
PIN 1 ACT#
I/OMultiplex-I/O- & Peripherie-Pin ACT# (General)
Designhinweis: Signal terminal ACT# (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: ACT#. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (16 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SOP-16 · 3.90×9.90mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (16 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH9329
P1 · p01_fig011272×392px
P2 · p02_fig01744×692px
P2 · p02_fig01P2
P4 · p04_fig011708×1219px
P4 · p04_fig021746×1414px
P7 · p07_fig011451×946px
P7 · p07_fig01P7
P9 · p09_fig01EXAKTES GEHÄUSE
Elektrische Spezifikationen & Bauteildetails (CH9329)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH9329 (SOP-16) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.90 × 3.90 × 1.75 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
24MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.90 × 3.90 × 1.75 mm (A1=0.15 mm)
Gehäusefamilie: SOP (SOP-16)
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol16 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint16 Pads · Raster 1.27mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH9329 (2)
QFN-32(4x4) · 33P
Mechanische Abmessungen & Land Pattern (SOP-16)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
9.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.75mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.55 mm
Pins / Gesamt-PadsTopology
16P / 16Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOP-16 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH9329 (SOP-16)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9329 (SOP-16)?
Das Bauteil CH9329 von WCH im SOP-16-Gehäuse besitzt 16 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (ACT#: Multiplex-I/O- & Peripherie-Pin ACT# (General)), 2 (MODE0: Multiplex-I/O- & Peripherie-Pin MODE0 (General)), 3 (MODE1: Multiplex-I/O- & Peripherie-Pin MODE1 (General)), 4 (CFG0: Multiplex-I/O- & Peripherie-Pin CFG0 (General)), 5 (CFG1: Multiplex-I/O- & Peripherie-Pin CFG1 (General)), 6 (RST: Multiplex-I/O- & Peripherie-Pin RST (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9329?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9329 (SOP-16) 3.90 × 9.90 mm bei einem Pitch e = 1.27 mm und 16 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9329 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9329 (WCH, SOP-16) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (16 Pins) & CH9329 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | ACT# | Digital_IO | Signalanschluss ACT# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ACT#. Unterstützte Bus-Schnittstellen: General. |
| 2 | MODE0 | Digital_IO | Signalanschluss MODE0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MODE0. Unterstützte Bus-Schnittstellen: General. |
| 3 | MODE1 | Digital_IO | Signalanschluss MODE1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MODE1. Unterstützte Bus-Schnittstellen: General. |
| 4 | CFG0 | Digital_IO | Signalanschluss CFG0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG0. Unterstützte Bus-Schnittstellen: General. |
| 5 | CFG1 | Digital_IO | Signalanschluss CFG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG1. Unterstützte Bus-Schnittstellen: General. |
| 6 | RST | Digital_IO | Signalanschluss RST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST. Unterstützte Bus-Schnittstellen: General. |
| 7 | TXD | Digital_IO | Signalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART. |
| 8 | RXD | Digital_IO | Signalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART. |
| 9 | UP | Digital_IO | Signalanschluss UP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UP. Unterstützte Bus-Schnittstellen: General. |
| 10 | DEF | Digital_IO | Signalanschluss DEF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DEF. Unterstützte Bus-Schnittstellen: General. |
| 11 | SET | Digital_IO | Signalanschluss SET (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SET. Unterstützte Bus-Schnittstellen: General. |
| 12 | UD+ | Digital_IO | Signalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB. |
| 13 | UD- | Digital_IO | Signalanschluss UD- (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UD-. Unterstützte Bus-Schnittstellen: USB. |
| 14 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 15 | VCC | Power_In | Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 16 | V33 | Power_In | Positiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |