C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) — Symbol, Footprint IPC-7351B & 3D STEP Model

C3001173

SemiconductorSSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP · 11 ピン · Pitch 1.00mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP)1SLEEP2VCC3GND4X32MI5X32MO6ANT11GND10AT9TXD8RXD7VINTAGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.212.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
1234567891011E=3.90mm · Pitch e=1.00mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.90mm × 4.90mm · ピッチ: 1.00mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (11/11)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1SLEEPI/OマルチプレクスI/O・ペリフェラル端子 SLEEP (General)
2VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
3GNDGNDグラウンド基準端子 (GND)
4X32MII/OマルチプレクスI/O・ペリフェラル端子 X32MI (General)
5X32MOI/OマルチプレクスI/O・ペリフェラル端子 X32MO (General)
6ANTI/OマルチプレクスI/O・ペリフェラル端子 ANT (General)
7VINTAPower電源供給入力 (VINTA — 3.3V / 5.0V Standard Logic)
8RXDI/OマルチプレクスI/O・ペリフェラル端子 RXD (UART)
9TXDI/OマルチプレクスI/O・ペリフェラル端子 TXD (UART)
10ATI/OマルチプレクスI/O・ペリフェラル端子 AT (General)
11GNDGNDグラウンド基準端子 (GND)
PIN 1 SLEEP
I/O
マルチプレクスI/O・ペリフェラル端子 SLEEP (General)
設計上の注意点: Signal terminal SLEEP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: SLEEP. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C3001173 (Semiconductor · SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (11ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) - 4. パッケージ外形寸法図 (D×E×A)
SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP · 3.90×4.90mm · ピッチ 1.00mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) - 5. 推奨PCBフットプリント
IPC-7351B パッド (11 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C3001173)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) は 10 ピンの標準電子部品・コネクタで、パッケージ外形は 4.90 × 3.90 × 1.10 mm(ピンピッチ e = 1.00 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.90 × 3.90 × 1.10 mm (A1=0.05 mm)
パッケージ系列: TSSOP (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP)
ピン数・リードピッチN / e
10 Pins | Pitch e = 1.00 mm (39.4 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル11 ピン自動バス分類
OK
IPC-7351B フットプリント11 パッド · ピッチ 1.00mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.42×3.17mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.10mm · e=1.00mm
パッド寸法 (W × L)Level B
0.45 × 1.50 mm
ピン数 / 総パッド数Topology
11P / 11Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) のピン配置 (Pinout) および電源電圧仕様は?

Semiconductor 製 C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP パッケージ) は全 11 ピン構成で、ピンピッチは 1.00 mm です。主なピン:1 (SLEEP: マルチプレクスI/O・ペリフェラル端子 SLEEP (General)), 2 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 3 (GND: グラウンド基準端子 (GND)), 4 (X32MI: マルチプレクスI/O・ペリフェラル端子 X32MI (General)), 5 (X32MO: マルチプレクスI/O・ペリフェラル端子 X32MO (General)), 6 (ANT: マルチプレクスI/O・ペリフェラル端子 ANT (General))。

C3001173 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C3001173 (SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.00 mm、合計 11 パッドで構成されています(中央放熱パッド EPAD 2.42 × 3.17 mm、IPC-7525 60% 開口ペーストマスク付き)。

C3001173 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C3001173 (Semiconductor, SSOP-10_L5.0-W3.9-P1.00-LS6.0-BL-EP) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (11 ピン) & CH9141 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1SLEEPDigital_IO信号端子 SLEEP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SLEEP。対応バス/インターフェース: General。
2VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4X32MIDigital_IO信号端子 X32MI(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: X32MI。対応バス/インターフェース: General。
5X32MODigital_IO信号端子 X32MO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: X32MO。対応バス/インターフェース: General。
6ANTDigital_IO信号端子 ANT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: ANT。対応バス/インターフェース: General。
7VINTAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VINTA、最大定格: 5.5V) です。
8RXDDigital_IO信号端子 RXD(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: RXD。対応バス/インターフェース: UART。
9TXDDigital_IO信号端子 TXD(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TXD。対応バス/インターフェース: UART。
10ATDigital_IO信号端子 AT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: AT。対応バス/インターフェース: General。
11GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。