CH9130L (LQFP-128(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9130L

WCHID: C97380LQFP-128(14x14) · 128 핀 · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH9130L (LQFP-128(14x14))1P12P23P34P45P56P67P78P89P910P1011P1112P1213P1314P1415P1516P1617P1718P1819P1920P2021P2122P2223P2324P2425P2526P2627P2728P2829P2930P3031P3132P3233P3334P3435P3536P3637P3738P3839P3940P4041P4142P4243P4344P4445P4546P4647P4748P4849P4950P5051P5152P5253P5354P5455P5556P5657P5758P5859P5960P6061P6162P6263P6364P64128P128127P127126P126125P125124P124123P123122P122121P121120P120119P119118P118117P117116P116115P115114P114113P113112P112111P111110P110109P109108P108107P107106P106105P105104P104103P103102P102101P101100P10099P9998P9897P9796P9695P9594P9493P9392P9291P9190P9089P8988P8887P8786P8685P8584P8483P8382P8281P8180P8079P7978P7877P7776P7675P7574P7473P7372P7271P7170P7069P6968P6867P6766P6665P65Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.286.481.376.271.166.061.055.950.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8-55.9-61.0-66.0-71.1-76.2-81.3-86.4mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128E=14.00mm · Pitch e=0.40mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3D CAD 모델
패키지 외형: 14.00mm × 14.00mm · 피치: 0.40mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (128/128)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1P1I/O다중화 I/O 및 주변장치 핀 P1 (General)
2P2I/O다중화 I/O 및 주변장치 핀 P2 (General)
3P3I/O다중화 I/O 및 주변장치 핀 P3 (General)
4P4I/O다중화 I/O 및 주변장치 핀 P4 (General)
5P5I/O다중화 I/O 및 주변장치 핀 P5 (General)
6P6I/O다중화 I/O 및 주변장치 핀 P6 (General)
7P7I/O다중화 I/O 및 주변장치 핀 P7 (General)
8P8I/O다중화 I/O 및 주변장치 핀 P8 (General)
9P9I/O다중화 I/O 및 주변장치 핀 P9 (General)
10P10I/O다중화 I/O 및 주변장치 핀 P10 (General)
11P11I/O다중화 I/O 및 주변장치 핀 P11 (General)
12P12I/O다중화 I/O 및 주변장치 핀 P12 (General)
13P13I/O다중화 I/O 및 주변장치 핀 P13 (General)
14P14I/O다중화 I/O 및 주변장치 핀 P14 (General)
15P15I/O다중화 I/O 및 주변장치 핀 P15 (General)
16P16I/O다중화 I/O 및 주변장치 핀 P16 (General)
17P17I/O다중화 I/O 및 주변장치 핀 P17 (General)
18P18I/O다중화 I/O 및 주변장치 핀 P18 (General)
19P19I/O다중화 I/O 및 주변장치 핀 P19 (General)
20P20I/O다중화 I/O 및 주변장치 핀 P20 (General)
21P21I/O다중화 I/O 및 주변장치 핀 P21 (General)
22P22I/O다중화 I/O 및 주변장치 핀 P22 (General)
23P23I/O다중화 I/O 및 주변장치 핀 P23 (General)
24P24I/O다중화 I/O 및 주변장치 핀 P24 (General)
25P25I/O다중화 I/O 및 주변장치 핀 P25 (General)
26P26I/O다중화 I/O 및 주변장치 핀 P26 (General)
27P27I/O다중화 I/O 및 주변장치 핀 P27 (General)
28P28I/O다중화 I/O 및 주변장치 핀 P28 (General)
29P29I/O다중화 I/O 및 주변장치 핀 P29 (General)
30P30I/O다중화 I/O 및 주변장치 핀 P30 (General)
31P31I/O다중화 I/O 및 주변장치 핀 P31 (General)
32P32I/O다중화 I/O 및 주변장치 핀 P32 (General)
33P33I/OSynthesized pin mapping for EDA symbol-footprint netlist
34P34I/OSynthesized pin mapping for EDA symbol-footprint netlist
35P35I/OSynthesized pin mapping for EDA symbol-footprint netlist
36P36I/OSynthesized pin mapping for EDA symbol-footprint netlist
37P37I/OSynthesized pin mapping for EDA symbol-footprint netlist
38P38I/OSynthesized pin mapping for EDA symbol-footprint netlist
39P39I/OSynthesized pin mapping for EDA symbol-footprint netlist
40P40I/OSynthesized pin mapping for EDA symbol-footprint netlist
41P41I/OSynthesized pin mapping for EDA symbol-footprint netlist
42P42I/OSynthesized pin mapping for EDA symbol-footprint netlist
43P43I/OSynthesized pin mapping for EDA symbol-footprint netlist
44P44I/OSynthesized pin mapping for EDA symbol-footprint netlist
45P45I/OSynthesized pin mapping for EDA symbol-footprint netlist
46P46I/OSynthesized pin mapping for EDA symbol-footprint netlist
47P47I/OSynthesized pin mapping for EDA symbol-footprint netlist
48P48I/OSynthesized pin mapping for EDA symbol-footprint netlist
49P49I/OSynthesized pin mapping for EDA symbol-footprint netlist
50P50I/OSynthesized pin mapping for EDA symbol-footprint netlist
51P51I/OSynthesized pin mapping for EDA symbol-footprint netlist
52P52I/OSynthesized pin mapping for EDA symbol-footprint netlist
53P53I/OSynthesized pin mapping for EDA symbol-footprint netlist
54P54I/OSynthesized pin mapping for EDA symbol-footprint netlist
55P55I/OSynthesized pin mapping for EDA symbol-footprint netlist
56P56I/OSynthesized pin mapping for EDA symbol-footprint netlist
57P57I/OSynthesized pin mapping for EDA symbol-footprint netlist
58P58I/OSynthesized pin mapping for EDA symbol-footprint netlist
59P59I/OSynthesized pin mapping for EDA symbol-footprint netlist
60P60I/OSynthesized pin mapping for EDA symbol-footprint netlist
61P61I/OSynthesized pin mapping for EDA symbol-footprint netlist
62P62I/OSynthesized pin mapping for EDA symbol-footprint netlist
63P63I/OSynthesized pin mapping for EDA symbol-footprint netlist
64P64I/OSynthesized pin mapping for EDA symbol-footprint netlist
65P65I/OSynthesized pin mapping for EDA symbol-footprint netlist
66P66I/OSynthesized pin mapping for EDA symbol-footprint netlist
67P67I/OSynthesized pin mapping for EDA symbol-footprint netlist
68P68I/OSynthesized pin mapping for EDA symbol-footprint netlist
69P69I/OSynthesized pin mapping for EDA symbol-footprint netlist
70P70I/OSynthesized pin mapping for EDA symbol-footprint netlist
71P71I/OSynthesized pin mapping for EDA symbol-footprint netlist
72P72I/OSynthesized pin mapping for EDA symbol-footprint netlist
73P73I/OSynthesized pin mapping for EDA symbol-footprint netlist
74P74I/OSynthesized pin mapping for EDA symbol-footprint netlist
75P75I/OSynthesized pin mapping for EDA symbol-footprint netlist
76P76I/OSynthesized pin mapping for EDA symbol-footprint netlist
77P77I/OSynthesized pin mapping for EDA symbol-footprint netlist
78P78I/OSynthesized pin mapping for EDA symbol-footprint netlist
79P79I/OSynthesized pin mapping for EDA symbol-footprint netlist
80P80I/OSynthesized pin mapping for EDA symbol-footprint netlist
81P81I/OSynthesized pin mapping for EDA symbol-footprint netlist
82P82I/OSynthesized pin mapping for EDA symbol-footprint netlist
83P83I/OSynthesized pin mapping for EDA symbol-footprint netlist
84P84I/OSynthesized pin mapping for EDA symbol-footprint netlist
85P85I/OSynthesized pin mapping for EDA symbol-footprint netlist
86P86I/OSynthesized pin mapping for EDA symbol-footprint netlist
87P87I/OSynthesized pin mapping for EDA symbol-footprint netlist
88P88I/OSynthesized pin mapping for EDA symbol-footprint netlist
89P89I/OSynthesized pin mapping for EDA symbol-footprint netlist
90P90I/OSynthesized pin mapping for EDA symbol-footprint netlist
91P91I/OSynthesized pin mapping for EDA symbol-footprint netlist
92P92I/OSynthesized pin mapping for EDA symbol-footprint netlist
93P93I/OSynthesized pin mapping for EDA symbol-footprint netlist
94P94I/OSynthesized pin mapping for EDA symbol-footprint netlist
95P95I/OSynthesized pin mapping for EDA symbol-footprint netlist
96P96I/OSynthesized pin mapping for EDA symbol-footprint netlist
97P97I/OSynthesized pin mapping for EDA symbol-footprint netlist
98P98I/OSynthesized pin mapping for EDA symbol-footprint netlist
99P99I/OSynthesized pin mapping for EDA symbol-footprint netlist
100P100I/OSynthesized pin mapping for EDA symbol-footprint netlist
101P101I/OSynthesized pin mapping for EDA symbol-footprint netlist
102P102I/OSynthesized pin mapping for EDA symbol-footprint netlist
103P103I/OSynthesized pin mapping for EDA symbol-footprint netlist
104P104I/OSynthesized pin mapping for EDA symbol-footprint netlist
105P105I/OSynthesized pin mapping for EDA symbol-footprint netlist
106P106I/OSynthesized pin mapping for EDA symbol-footprint netlist
107P107I/OSynthesized pin mapping for EDA symbol-footprint netlist
108P108I/OSynthesized pin mapping for EDA symbol-footprint netlist
109P109I/OSynthesized pin mapping for EDA symbol-footprint netlist
110P110I/OSynthesized pin mapping for EDA symbol-footprint netlist
111P111I/OSynthesized pin mapping for EDA symbol-footprint netlist
112P112I/OSynthesized pin mapping for EDA symbol-footprint netlist
113P113I/OSynthesized pin mapping for EDA symbol-footprint netlist
114P114I/OSynthesized pin mapping for EDA symbol-footprint netlist
115P115I/OSynthesized pin mapping for EDA symbol-footprint netlist
116P116I/OSynthesized pin mapping for EDA symbol-footprint netlist
117P117I/OSynthesized pin mapping for EDA symbol-footprint netlist
118P118I/OSynthesized pin mapping for EDA symbol-footprint netlist
119P119I/OSynthesized pin mapping for EDA symbol-footprint netlist
120P120I/OSynthesized pin mapping for EDA symbol-footprint netlist
121P121I/OSynthesized pin mapping for EDA symbol-footprint netlist
122P122I/OSynthesized pin mapping for EDA symbol-footprint netlist
123P123I/OSynthesized pin mapping for EDA symbol-footprint netlist
124P124I/OSynthesized pin mapping for EDA symbol-footprint netlist
125P125I/OSynthesized pin mapping for EDA symbol-footprint netlist
126P126I/OSynthesized pin mapping for EDA symbol-footprint netlist
127P127I/OSynthesized pin mapping for EDA symbol-footprint netlist
128P128I/OSynthesized pin mapping for EDA symbol-footprint netlist
PIN 1 P1
I/O
다중화 I/O 및 주변장치 핀 P1 (General)
설계 권장 사항: Signal terminal P1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P1. Supported peripheral buses: General.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH9130L (WCH · LQFP-128(14x14))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH9130L (LQFP-128(14x14)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH9130L (LQFP-128(14x14)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (128 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH9130L (LQFP-128(14x14)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH9130L (LQFP-128(14x14)) - 4. 패키지 외형 치수 (D×E×A)
LQFP-128(14x14) · 14.00×14.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH9130L (LQFP-128(14x14)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (128 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH9130L (LQFP-128(14x14)) - 6. 응용 회로도
Typical Application Schematic확대 ›

전기적 사양 & 상세 부품 사양 (CH9130L)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CH9130L (LQFP-128(14x14)) 부품은 32핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 14.00 × 14.00 × 1.60 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 Standard I/O / Passive 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
DC / Broadband Passive
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
14.00 × 14.00 × 1.60 mm (A1=0.10 mm)
패키지 패밀리: LQFP (LQFP-128(14x14))
핀 수 및 리드 피치N / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
Standard I/O / Passive
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼128 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트128 개 패드 · 피치 0.40mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (LQFP-128(14x14))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
14.00 × 14.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.60mm · e=0.40mm
패드 크기 (W × L)Level B
0.24 × 1.25 mm
핀 수 / 총 패드 수Topology
128P / 128Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
LQFP-128(14x14)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH9130L (LQFP-128(14x14))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH9130L (LQFP-128(14x14))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH9130L(LQFP-128(14x14) 패키지)은 핀 피치 0.40 mm의 128핀 소자입니다. 주요 핀 구성: 1 (P1: 다중화 I/O 및 주변장치 핀 P1 (General)), 2 (P2: 다중화 I/O 및 주변장치 핀 P2 (General)), 3 (P3: 다중화 I/O 및 주변장치 핀 P3 (General)), 4 (P4: 다중화 I/O 및 주변장치 핀 P4 (General)), 5 (P5: 다중화 I/O 및 주변장치 핀 P5 (General)), 6 (P6: 다중화 I/O 및 주변장치 핀 P6 (General)).

CH9130L의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH9130L(LQFP-128(14x14)) 본체 크기는 14.00 × 14.00 mm, 피치 e = 0.40 mm이며 총 128개의 구리 패드로 구성됩니다.

CH9130L용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH9130L(WCH, LQFP-128(14x14))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (128 핀) 및 CH9130 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1P1Digital_IO신호 단자 P1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P1. 지원 버스 프로토콜: General.
2P2Digital_IO신호 단자 P2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P2. 지원 버스 프로토콜: General.
3P3Digital_IO신호 단자 P3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P3. 지원 버스 프로토콜: General.
4P4Digital_IO신호 단자 P4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P4. 지원 버스 프로토콜: General.
5P5Digital_IO신호 단자 P5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P5. 지원 버스 프로토콜: General.
6P6Digital_IO신호 단자 P6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P6. 지원 버스 프로토콜: General.
7P7Digital_IO신호 단자 P7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P7. 지원 버스 프로토콜: General.
8P8Digital_IO신호 단자 P8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P8. 지원 버스 프로토콜: General.
9P9Digital_IO신호 단자 P9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P9. 지원 버스 프로토콜: General.
10P10Digital_IO신호 단자 P10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P10. 지원 버스 프로토콜: General.
11P11Digital_IO신호 단자 P11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P11. 지원 버스 프로토콜: General.
12P12Digital_IO신호 단자 P12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P12. 지원 버스 프로토콜: General.
13P13Digital_IO신호 단자 P13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P13. 지원 버스 프로토콜: General.
14P14Digital_IO신호 단자 P14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P14. 지원 버스 프로토콜: General.
15P15Digital_IO신호 단자 P15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P15. 지원 버스 프로토콜: General.
16P16Digital_IO신호 단자 P16 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P16. 지원 버스 프로토콜: General.
17P17Digital_IO신호 단자 P17 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P17. 지원 버스 프로토콜: General.
18P18Digital_IO신호 단자 P18 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P18. 지원 버스 프로토콜: General.
19P19Digital_IO신호 단자 P19 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P19. 지원 버스 프로토콜: General.
20P20Digital_IO신호 단자 P20 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P20. 지원 버스 프로토콜: General.
21P21Digital_IO신호 단자 P21 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P21. 지원 버스 프로토콜: General.
22P22Digital_IO신호 단자 P22 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P22. 지원 버스 프로토콜: General.
23P23Digital_IO신호 단자 P23 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P23. 지원 버스 프로토콜: General.
24P24Digital_IO신호 단자 P24 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P24. 지원 버스 프로토콜: General.
25P25Digital_IO신호 단자 P25 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P25. 지원 버스 프로토콜: General.
26P26Digital_IO신호 단자 P26 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P26. 지원 버스 프로토콜: General.
27P27Digital_IO신호 단자 P27 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P27. 지원 버스 프로토콜: General.
28P28Digital_IO신호 단자 P28 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P28. 지원 버스 프로토콜: General.
29P29Digital_IO신호 단자 P29 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P29. 지원 버스 프로토콜: General.
30P30Digital_IO신호 단자 P30 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P30. 지원 버스 프로토콜: General.
31P31Digital_IO신호 단자 P31 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P31. 지원 버스 프로토콜: General.
32P32Digital_IO신호 단자 P32 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): P32. 지원 버스 프로토콜: General.
33P33Digital_IOP33 (CH9130L)
34P34Digital_IOP34 (CH9130L)
35P35Digital_IOP35 (CH9130L)
36P36Digital_IOP36 (CH9130L)
37P37Digital_IOP37 (CH9130L)
38P38Digital_IOP38 (CH9130L)
39P39Digital_IOP39 (CH9130L)
40P40Digital_IOP40 (CH9130L)
41P41Digital_IOP41 (CH9130L)
42P42Digital_IOP42 (CH9130L)
43P43Digital_IOP43 (CH9130L)
44P44Digital_IOP44 (CH9130L)
45P45Digital_IOP45 (CH9130L)
46P46Digital_IOP46 (CH9130L)
47P47Digital_IOP47 (CH9130L)
48P48Digital_IOP48 (CH9130L)
49P49Digital_IOP49 (CH9130L)
50P50Digital_IOP50 (CH9130L)
51P51Digital_IOP51 (CH9130L)
52P52Digital_IOP52 (CH9130L)
53P53Digital_IOP53 (CH9130L)
54P54Digital_IOP54 (CH9130L)
55P55Digital_IOP55 (CH9130L)
56P56Digital_IOP56 (CH9130L)
57P57Digital_IOP57 (CH9130L)
58P58Digital_IOP58 (CH9130L)
59P59Digital_IOP59 (CH9130L)
60P60Digital_IOP60 (CH9130L)
61P61Digital_IOP61 (CH9130L)
62P62Digital_IOP62 (CH9130L)
63P63Digital_IOP63 (CH9130L)
64P64Digital_IOP64 (CH9130L)