ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH596D (QFN-20(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH596D

WCHID: C54973464QFN-20(3x3) · 21 Pins · Pitch 0.50mmDISCREPANCY REVIEW REQUIRED5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH596D (QFN-20(3x3))1PA102PB6/PWM8/A93VIO15/VDD154PA8/RXD1/A125PA9/TMR0/TXD6PB15/MISO_/S7PB14/MOSI_/S8PB13/SCK0_/T9PB1210PB1111PB1021GND20PA1119PA1218PA1317PA1416PA1515ANT14VINTA13X32MI12X32MOGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D-FOOTPRINT
123456789101112131415161718192021E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (ADC)
2PB6/PWM8/A9I/OMultiplex-I/O- & Peripherie-Pin PB6/PWM8/A9 (PWM)
3VIO15/VDD15PowerVersorgungsspannungseingang (VIO15/VDD15 — 3.3V / 5.0V Standard Logic)
4PA8/RXD1/A12I/OMultiplex-I/O- & Peripherie-Pin PA8/RXD1/A12 (UART)
5PA9/TMR0/TXD1/A13I/OMultiplex-I/O- & Peripherie-Pin PA9/TMR0/TXD1/A13 (UART)
6PB15/MISO_/SCLI/OMultiplex-I/O- & Peripherie-Pin PB15/MISO_/SCL (SPI, I2C)
7PB14/MOSI_/SDA/PWM10I/OMultiplex-I/O- & Peripherie-Pin PB14/MOSI_/SDA/PWM10 (SPI, I2C, PWM)
8PB13/SCK0_/TXD1I/OMultiplex-I/O- & Peripherie-Pin PB13/SCK0_/TXD1 (UART, SPI)
9PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (UART)
10PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
11PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
12X32MOI/OMultiplex-I/O- & Peripherie-Pin X32MO (General)
13X32MII/OMultiplex-I/O- & Peripherie-Pin X32MI (General)
14VINTAPowerVersorgungsspannungseingang (VINTA — 3.3V / 5.0V Standard Logic)
15ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
16PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (UART, SPI, ADC)
17PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (UART, SPI, ADC)
18PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (SPI, ADC, PWM, SWD/JTAG)
19PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (PWM)
20PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
21GNDGNDMasseanschluss (GND)
PIN 1 PA10
I/O
Multiplex-I/O- & Peripherie-Pin PA10 (ADC)
Designhinweis: X32KI/TMR1 /ENCCAP_IN1_ /AIN6
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH596D (WCH · QFN-20(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH596D (QFN-20(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH596D (QFN-20(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH596D (QFN-20(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH596D (QFN-20(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-20(3x3) · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH596D (QFN-20(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH596D (QFN-20(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH596
P2 · p02_fig01EXAKTES GEHÄUSE
CH596D (QFN-20(3x3)) — 支持最低1.2V 电源电压，适用于单节小型电池供电的应用场景。 | 芯片 型号 | 用户闪存 +引导闪存 | 数据 存储 | RAM | RTC | 时 钟 | 定 时 器 | 捕 捉PWM 串 | 口SPI I2C | BLE | 蓝 牙 | ADC | 电容 触摸 按键 | 最低 电源 电压 | 通 用 I/O | 封装 形式 | CH596D 240+16K 24+8K √ 3 3 3+4 2 √ √ √ 8 8 路 1.2V 15 QFN20
支持最低1.2V 电源电压，适用于单节小型电池供电的应用场景。 | 芯片 型号 | 用户闪存 +引导闪存 | 数据 存储 | RAM | RTC | 时 钟 | 定 时 器 | 捕 捉PWM 串 | 口SPI I2C | BLE | 蓝 牙 | ADC | 电容 触摸 按键 | 最低 电源 电压 | 通 用 I/O | 封装 形式 | CH596D 240+16K 24+8K √ 3 3 3+4 2 √ √ √ 8 8 路 1.2V 15 QFN20
P1 · p01_fig01247×133px
CH596D (QFN-20(3x3)) — 概述
概述
P3 · p03_fig011372×1204px
CH596D (QFN-20(3x3)) — CH596 数据手册 https://wch.cn
CH596 数据手册 https://wch.cn
P3 · p03_fig01P3
CH596D (QFN-20(3x3)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011645×2436px
CH596D (QFN-20(3x3)) — V1.1 2
V1.1 2
P4 · p04_fig01P4
CH596D (QFN-20(3x3)) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)
P97 · p97_fig011708×660px
CH596D (QFN-20(3x3)) — CH596 数据手册 https://wch.cn
CH596 数据手册 https://wch.cn
P97 · p97_fig021738×1382px
CH596D (QFN-20(3x3)) — 最大上升时间域。这个位设置主模式的SCL 的上 升时间。最大的上升沿时间等于TRISE-1 个时钟 周期。此位只能在PE 清零下设置。
最大上升时间域。这个位设置主模式的SCL 的上 升时间。最大的上升沿时间等于TRISE-1 个时钟 周期。此位只能在PE 清零下设置。
P98 · p98_fig011713×1889px
CH596D (QFN-20(3x3)) — V1.1 96
V1.1 96

Elektrische Spezifikationen & Bauteildetails (CH596D)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH596D (QFN-20(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, SPI, I2C, ADC, PWM, SWD/JTAG, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
80MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, SPI, I2C, ADC, PWM, SWD/JTAG, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint21 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.90×1.90mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-20(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-20(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH596D (QFN-20(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH596D (QFN-20(3x3))?

Das Bauteil CH596D von WCH im QFN-20(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (PA10: Multiplex-I/O- & Peripherie-Pin PA10 (ADC)), 2 (PB6/PWM8/A9: Multiplex-I/O- & Peripherie-Pin PB6/PWM8/A9 (PWM)), 3 (VIO15/VDD15: Versorgungsspannungseingang (VIO15/VDD15 — 3.3V / 5.0V Standard Logic)), 4 (PA8/RXD1/A12: Multiplex-I/O- & Peripherie-Pin PA8/RXD1/A12 (UART)), 5 (PA9/TMR0/TXD1/A13: Multiplex-I/O- & Peripherie-Pin PA9/TMR0/TXD1/A13 (UART)), 6 (PB15/MISO_/SCL: Multiplex-I/O- & Peripherie-Pin PB15/MISO_/SCL (SPI, I2C)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH596D?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH596D (QFN-20(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.90 × 1.90 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH596D heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH596D (WCH, QFN-20(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH596 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: ADC.
2PB6/PWM8/A9Digital_IOSignalanschluss PB6/PWM8/A9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6/PWM8/A9. Unterstützte Bus-Schnittstellen: PWM.
3VIO15/VDD15Power_InPositiver Versorgungseingang (VIO15/VDD15) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4PA8/RXD1/A12Digital_IOSignalanschluss PA8/RXD1/A12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8/RXD1/A12. Unterstützte Bus-Schnittstellen: UART.
5PA9/TMR0/TXD1/A13Digital_IOSignalanschluss PA9/TMR0/TXD1/A13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9/TMR0/TXD1/A13. Unterstützte Bus-Schnittstellen: UART.
6PB15/MISO_/SCLDigital_IOSignalanschluss PB15/MISO_/SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, I2C.
7PB14/MOSI_/SDA/PWM10Digital_IOSignalanschluss PB14/MOSI_/SDA/PWM10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, I2C, PWM.
8PB13/SCK0_/TXD1Digital_IOSignalanschluss PB13/SCK0_/TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: UART, SPI.
9PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: UART.
10PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
11PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
12X32MODigital_IOSignalanschluss X32MO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MO. Unterstützte Bus-Schnittstellen: General.
13X32MIDigital_IOSignalanschluss X32MI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: X32MI. Unterstützte Bus-Schnittstellen: General.
14VINTAPower_InPositiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
15ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
16PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: UART, SPI, ADC.
17PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: UART, SPI, ADC.
18PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: SPI, ADC, PWM, SWD/JTAG.
19PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: PWM.
20PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
21GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload