CH585D (QFN-20(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH585D

WCHID: C48888259QFN-20(3x3) · 21 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH585D (QFN-20(3x3))1PA102VDCID3VSW4VDD335PB15/TCK/MIS6PB9(4) PB87PB178PB169PB15(3)I/O/510PB14(3)I/O/511PB1321GND20PB2219PA13/SCK0/PW18PB417PB516PB615PB714PB1013PB1112PB12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2D-FOOTPRINT
123456789101112131415161718192021E=3.00mm · Pitch e=0.40mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (21/21)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
2VDCIDI/OMultiplex-I/O- & Peripherie-Pin VDCID (General)
3VSWI/OMultiplex-I/O- & Peripherie-Pin VSW (General)
4VDD33PowerVersorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)
5PB15/TCK/MISO_I/OMultiplex-I/O- & Peripherie-Pin PB15/TCK/MISO_ (SPI)
6PB9(4) PB8I/OMultiplex-I/O- & Peripherie-Pin PB9(4) PB8 (General)
7PB17I/OMultiplex-I/O- & Peripherie-Pin PB17 (General)
8PB16I/OMultiplex-I/O- & Peripherie-Pin PB16 (General)
9PB15(3)I/O/5VTPowerVersorgungsspannungseingang (PB15(3)I/O/5VT — 3.3V / 5.0V Standard Logic)
10PB14(3)I/O/5VTPowerVersorgungsspannungseingang (PB14(3)I/O/5VT — 3.3V / 5.0V Standard Logic)
11PB13I/OMultiplex-I/O- & Peripherie-Pin PB13 (UART, SPI, I2C)
12PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (UART, I2C)
13PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (USB)
14PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
15PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (UART, PWM)
16PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (UART, PWM)
17PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (UART)
18PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (UART, PWM)
19PA13/SCK0/PWM5/A3I/OMultiplex-I/O- & Peripherie-Pin PA13/SCK0/PWM5/A3 (SPI, PWM)
20PB22I/OMultiplex-I/O- & Peripherie-Pin PB22 (UART)
21GNDGNDMasseanschluss (GND)
PIN 1 PA10
I/O
Multiplex-I/O- & Peripherie-Pin PA10 (General)
Designhinweis: X32KI /TMR1
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 11 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH585D (WCH · QFN-20(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH585D (QFN-20(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH585D (QFN-20(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (21 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH585D (QFN-20(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH585D (QFN-20(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-20(3x3) · 3.00×3.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH585D (QFN-20(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (21 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH585D (QFN-20(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für CH584 / CH585
P1 · p01_fig01247×133px
CH585D (QFN-20(3x3)) — 概述
概述
P3 · p03_fig011128×1216px
CH585D (QFN-20(3x3)) — 2 3
2 3
P3 · p03_fig021132×1128px
CH585D (QFN-20(3x3)) — V1.6 1
V1.6 1
P5 · p05_fig011107×1221px
CH585D (QFN-20(3x3)) — 3 2 3 3
3 2 3 3
P5 · p05_fig021077×1222px
CH585D (QFN-20(3x3)) — 1
1
P5 · p05_fig02P5
CH585D (QFN-20(3x3)) — Datasheet Page 5 (p05_fig02)
Datasheet Page 5 (p05_fig02)
P103 · p103_fig011708×557px
CH585D (QFN-20(3x3)) — CH585/CH584 数据手册 https://wch.cn
CH585/CH584 数据手册 https://wch.cn
P103 · p103_fig021609×396px
CH585D (QFN-20(3x3)) — 12.11 I2C 时序
12.11 I2C 时序
P103 · p103_fig031731×740px
CH585D (QFN-20(3x3)) — | TSsTA | SOARARAZATSCL Maat | 04 | | | us | THSTA | SDATKRBAZIa SCL mRBEAOORESRT] | 04 | | us | TSDA | SCL.EAAZAT SDA MIABAUMESEAA | 0.05 | | |S | THA | SCL_EAIAZ Ia SDABRBOIRERTIA] | >toni@ | | |S | TssTO | SOAFAAZ AN SCL MraeAMAtA | 04 |
| TSsTA | SOARARAZATSCL Maat | 04 | | | us | THSTA | SDATKRBAZIa SCL mRBEAOORESRT] | 04 | | us | TSDA | SCL.EAAZAT SDA MIABAUMESEAA | 0.05 | | |S | THA | SCL_EAIAZ Ia SDABRBOIRERTIA] | >toni@ | | |S | TssTO | SOAFAAZ AN SCL MraeAMAtA | 04 |
P103 · p103_fig01P103
CH585D (QFN-20(3x3)) — Datasheet Page 103 (p103_fig01)
Datasheet Page 103 (p103_fig01)
P109 · p109_fig011713×1927px
CH585D (QFN-20(3x3)) — V1.6 107
V1.6 107

Elektrische Spezifikationen & Bauteildetails (CH585D)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH585D (QFN-20(3x3)) ist ein 20-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und Bluetooth / BLE, USB, UART, SPI, I2C, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
4GHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-20(3x3))
Pinanzahl & RastermaßN / e
20 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Bluetooth / BLE, USB, UART, SPI, I2C, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol21 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint21 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.80×1.80mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-20(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-20(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH585D (QFN-20(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH585D (QFN-20(3x3))?

Das Bauteil CH585D von WCH im QFN-20(3x3)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (PA10: Multiplex-I/O- & Peripherie-Pin PA10 (General)), 2 (VDCID: Multiplex-I/O- & Peripherie-Pin VDCID (General)), 3 (VSW: Multiplex-I/O- & Peripherie-Pin VSW (General)), 4 (VDD33: Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)), 5 (PB15/TCK/MISO_: Multiplex-I/O- & Peripherie-Pin PB15/TCK/MISO_ (SPI)), 6 (PB9(4) PB8: Multiplex-I/O- & Peripherie-Pin PB9(4) PB8 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH585D?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH585D (QFN-20(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.40 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.80 × 1.80 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH585D heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH585D (WCH, QFN-20(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH584 / CH585 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
2VDCIDDigital_IOSignalanschluss VDCID (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VDCID. Unterstützte Bus-Schnittstellen: General.
3VSWDigital_IOSignalanschluss VSW (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSW. Unterstützte Bus-Schnittstellen: General.
4VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
5PB15/TCK/MISO_Digital_IOSignalanschluss PB15/TCK/MISO_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI.
6PB9(4) PB8Digital_IOSignalanschluss PB9(4) PB8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB9(4) PB8. Unterstützte Bus-Schnittstellen: General.
7PB17Digital_IOSignalanschluss PB17 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB17. Unterstützte Bus-Schnittstellen: General.
8PB16Digital_IOSignalanschluss PB16 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB16. Unterstützte Bus-Schnittstellen: General.
9PB15(3)I/O/5VTPower_InPositiver Versorgungseingang (PB15(3)I/O/5VT) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10PB14(3)I/O/5VTPower_InPositiver Versorgungseingang (PB14(3)I/O/5VT) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
11PB13Digital_IOSignalanschluss PB13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB13. Unterstützte Bus-Schnittstellen: UART, SPI, I2C.
12PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: UART, I2C.
13PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: USB.
14PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
15PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: UART, PWM.
16PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: UART, PWM.
17PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: UART.
18PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: UART, PWM.
19PA13/SCK0/PWM5/A3Digital_IOSignalanschluss PA13/SCK0/PWM5/A3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI, PWM.
20PB22Digital_IOSignalanschluss PB22 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB22. Unterstützte Bus-Schnittstellen: UART.
21GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.