ChipDocs.org
⌘K
2284 부품PDF 업로드
CH568L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH568L

WCHID: C963142LQFP-48(7x7) · 48 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · CH568L (LQFP-48(7x7))1GND2VCC333VCC124SRXP5SRXM6VCC12A7STXM8STXP9VCC12A10RSATA11PA1512PA1413PA1314PA1215PA216PA117PA018V33IO119PB720PB621PB522PB423PB324PB248V33IO247PA1146PA1045PA944PA843PA742PA641PA540PA439PA338RST#37PB1036PB1135VCC1234GND33V33IO332UD-31UD+30RUSB29XI28XO27VCC3326PB025PB1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D CAD 모델
패키지 외형: 7.00mm × 7.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (48/48)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1GNDGND접지 기준 핀 (GND)
2VCC33Power전원 공급 입력 핀 (VCC33 — 3.3V / 5.0V Standard Logic)
3VCC12Power전원 공급 입력 핀 (VCC12 — 3.3V / 5.0V Standard Logic)
4SRXPI/O다중화 I/O 및 주변장치 핀 SRXP (General)
5SRXMI/O다중화 I/O 및 주변장치 핀 SRXM (General)
6VCC12APower전원 공급 입력 핀 (VCC12A — 3.3V / 5.0V Standard Logic)
7STXMI/O다중화 I/O 및 주변장치 핀 STXM (General)
8STXPI/O다중화 I/O 및 주변장치 핀 STXP (General)
9VCC12APower전원 공급 입력 핀 (VCC12A — 3.3V / 5.0V Standard Logic)
10RSATAI/O다중화 I/O 및 주변장치 핀 RSATA (General)
11PA15I/O다중화 I/O 및 주변장치 핀 PA15 (General)
12PA14I/O다중화 I/O 및 주변장치 핀 PA14 (General)
13PA13I/O다중화 I/O 및 주변장치 핀 PA13 (General)
14PA12I/O다중화 I/O 및 주변장치 핀 PA12 (General)
15PA2I/O다중화 I/O 및 주변장치 핀 PA2 (General)
16PA1I/O다중화 I/O 및 주변장치 핀 PA1 (General)
17PA0I/O다중화 I/O 및 주변장치 핀 PA0 (General)
18V33IO1Power전원 공급 입력 핀 (V33IO1 — 3.3V / 5.0V Standard Logic)
19PB7I/O다중화 I/O 및 주변장치 핀 PB7 (General)
20PB6I/O다중화 I/O 및 주변장치 핀 PB6 (General)
21PB5I/O다중화 I/O 및 주변장치 핀 PB5 (General)
22PB4I/O다중화 I/O 및 주변장치 핀 PB4 (General)
23PB3I/O다중화 I/O 및 주변장치 핀 PB3 (General)
24PB2I/O다중화 I/O 및 주변장치 핀 PB2 (General)
25PB1I/O다중화 I/O 및 주변장치 핀 PB1 (General)
26PB0I/O다중화 I/O 및 주변장치 핀 PB0 (General)
27VCC33Power전원 공급 입력 핀 (VCC33 — 3.3V / 5.0V Standard Logic)
28XOI/O다중화 I/O 및 주변장치 핀 XO (RTC/CLK)
29XII/O다중화 I/O 및 주변장치 핀 XI (RTC/CLK)
30RUSBI/O다중화 I/O 및 주변장치 핀 RUSB (General)
31UD+I/O다중화 I/O 및 주변장치 핀 UD+ (USB)
32UD-I/O다중화 I/O 및 주변장치 핀 UD- (USB)
33V33IO3Power전원 공급 입력 핀 (V33IO3 — 3.3V / 5.0V Standard Logic)
34GNDGND접지 기준 핀 (GND)
35VCC12Power전원 공급 입력 핀 (VCC12 — 3.3V / 5.0V Standard Logic)
36PB11I/O다중화 I/O 및 주변장치 핀 PB11 (General)
37PB10I/O다중화 I/O 및 주변장치 핀 PB10 (General)
38RST#I/O다중화 I/O 및 주변장치 핀 RST# (General)
39PA3I/O다중화 I/O 및 주변장치 핀 PA3 (General)
40PA4I/O다중화 I/O 및 주변장치 핀 PA4 (General)
41PA5I/O다중화 I/O 및 주변장치 핀 PA5 (General)
42PA6I/O다중화 I/O 및 주변장치 핀 PA6 (General)
43PA7I/O다중화 I/O 및 주변장치 핀 PA7 (General)
44PA8I/O다중화 I/O 및 주변장치 핀 PA8 (General)
45PA9I/O다중화 I/O 및 주변장치 핀 PA9 (General)
46PA10I/O다중화 I/O 및 주변장치 핀 PA10 (General)
47PA11I/O다중화 I/O 및 주변장치 핀 PA11 (General)
48V33IO2Power전원 공급 입력 핀 (V33IO2 — 3.3V / 5.0V Standard Logic)
PIN 1 GND
GND
접지 기준 핀 (GND)
설계 권장 사항: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 8 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: CH568L (WCH · LQFP-48(7x7))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
CH568L (LQFP-48(7x7)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
CH568L (LQFP-48(7x7)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (48 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
CH568L (LQFP-48(7x7)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
CH568L (LQFP-48(7x7)) - 4. 패키지 외형 치수 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
CH568L (LQFP-48(7x7)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (48 Pads)확대 ›
6. 응용 회로도SCHEMATIC
CH568L (LQFP-48(7x7)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (8개 도면 · 1/1 페이지)
CH568 제품군의 원본 도면 8개 중 1–8번째 표시 중
P2 · p02_fig01정확한 패키지 일치
CH568L (LQFP-48(7x7)) — Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
P2 · p02_fig02정확한 패키지 일치
CH568L (LQFP-48(7x7)) — Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
P1 · p01_fig01286×190px
CH568L (LQFP-48(7x7)) — Overview
Overview
P2 · p02_fig01P2
CH568L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P2 · p02_fig02P2
CH568L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P6 · p06_fig011780×1085px
CH568L (LQFP-48(7x7)) — CH568 Datasheet 5 http://wch.cn
CH568 Datasheet 5 http://wch.cn
P10 · p10_fig011283×502px
CH568L (LQFP-48(7x7)) — Figure 3-1 Power-on Reset
Figure 3-1 Power-on Reset
P102 · p102_fig011611×1314px
CH568L (LQFP-48(7x7)) — Remarks: The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and other dimension error is not greater than ±0.2mm.
Remarks: The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and other dimension error is not greater than ±0.2mm.

전기적 사양 & 상세 부품 사양 (CH568L)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:CH568L (LQFP-48(7x7)) 부품은 48핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 7.00 × 7.00 × 1.40 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 USB, UART, SPI, PWM, SDIO, RTC/CLK 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
120MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
패키지 패밀리: LQFP (LQFP-48(7x7))
핀 수 및 리드 피치N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
USB, UART, SPI, PWM, SDIO, RTC/CLK
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼48 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트48 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (LQFP-48(7x7))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
7.00 × 7.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.40mm · e=0.50mm
패드 크기 (W × L)Level B
0.30 × 1.25 mm
핀 수 / 총 패드 수Topology
48P / 48Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
LQFP-48(7x7)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — CH568L (LQFP-48(7x7))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

CH568L (LQFP-48(7x7))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

WCH에서 제조한 CH568L(LQFP-48(7x7) 패키지)은 핀 피치 0.50 mm의 48핀 소자입니다. 주요 핀 구성: 1 (GND: 접지 기준 핀 (GND)), 2 (VCC33: 전원 공급 입력 핀 (VCC33 — 3.3V / 5.0V Standard Logic)), 3 (VCC12: 전원 공급 입력 핀 (VCC12 — 3.3V / 5.0V Standard Logic)), 4 (SRXP: 다중화 I/O 및 주변장치 핀 SRXP (General)), 5 (SRXM: 다중화 I/O 및 주변장치 핀 SRXM (General)), 6 (VCC12A: 전원 공급 입력 핀 (VCC12A — 3.3V / 5.0V Standard Logic)).

CH568L의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH568L(LQFP-48(7x7)) 본체 크기는 7.00 × 7.00 mm, 피치 e = 0.50 mm이며 총 48개의 구리 패드로 구성됩니다.

CH568L용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH568L(WCH, LQFP-48(7x7))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (48 핀) 및 CH568 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
2VCC33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC33, 최대 정격: 5.5V)입니다.
3VCC12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC12, 최대 정격: 5.5V)입니다.
4SRXPDigital_IO신호 단자 SRXP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SRXP. 지원 버스 프로토콜: General.
5SRXMDigital_IO신호 단자 SRXM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SRXM. 지원 버스 프로토콜: General.
6VCC12APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC12A, 최대 정격: 5.5V)입니다.
7STXMDigital_IO신호 단자 STXM (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): STXM. 지원 버스 프로토콜: General.
8STXPDigital_IO신호 단자 STXP (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): STXP. 지원 버스 프로토콜: General.
9VCC12APower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC12A, 최대 정격: 5.5V)입니다.
10RSATADigital_IO신호 단자 RSATA (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RSATA. 지원 버스 프로토콜: General.
11PA15Digital_IO신호 단자 PA15 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA15. 지원 버스 프로토콜: General.
12PA14Digital_IO신호 단자 PA14 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA14. 지원 버스 프로토콜: General.
13PA13Digital_IO신호 단자 PA13 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA13. 지원 버스 프로토콜: General.
14PA12Digital_IO신호 단자 PA12 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA12. 지원 버스 프로토콜: General.
15PA2Digital_IO신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: General.
16PA1Digital_IO신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: General.
17PA0Digital_IO신호 단자 PA0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA0. 지원 버스 프로토콜: General.
18V33IO1Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (V33IO1, 최대 정격: 5.5V)입니다.
19PB7Digital_IO신호 단자 PB7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB7. 지원 버스 프로토콜: General.
20PB6Digital_IO신호 단자 PB6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB6. 지원 버스 프로토콜: General.
21PB5Digital_IO신호 단자 PB5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB5. 지원 버스 프로토콜: General.
22PB4Digital_IO신호 단자 PB4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB4. 지원 버스 프로토콜: General.
23PB3Digital_IO신호 단자 PB3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB3. 지원 버스 프로토콜: General.
24PB2Digital_IO신호 단자 PB2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB2. 지원 버스 프로토콜: General.
25PB1Digital_IO신호 단자 PB1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB1. 지원 버스 프로토콜: General.
26PB0Digital_IO신호 단자 PB0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB0. 지원 버스 프로토콜: General.
27VCC33Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC33, 최대 정격: 5.5V)입니다.
28XODigital_IO신호 단자 XO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XO. 지원 버스 프로토콜: RTC/CLK.
29XIDigital_IO신호 단자 XI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): XI. 지원 버스 프로토콜: RTC/CLK.
30RUSBDigital_IO신호 단자 RUSB (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RUSB. 지원 버스 프로토콜: General.
31UD+Digital_IO신호 단자 UD+ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UD+. 지원 버스 프로토콜: USB.
32UD-Digital_IO신호 단자 UD- (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UD-. 지원 버스 프로토콜: USB.
33V33IO3Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (V33IO3, 최대 정격: 5.5V)입니다.
34GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
35VCC12Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC12, 최대 정격: 5.5V)입니다.
36PB11Digital_IO신호 단자 PB11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB11. 지원 버스 프로토콜: General.
37PB10Digital_IO신호 단자 PB10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PB10. 지원 버스 프로토콜: General.
38RST#Digital_IO신호 단자 RST# (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RST#. 지원 버스 프로토콜: General.
39PA3Digital_IO신호 단자 PA3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA3. 지원 버스 프로토콜: General.
40PA4Digital_IO신호 단자 PA4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA4. 지원 버스 프로토콜: General.
41PA5Digital_IO신호 단자 PA5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA5. 지원 버스 프로토콜: General.
42PA6Digital_IO신호 단자 PA6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA6. 지원 버스 프로토콜: General.
43PA7Digital_IO신호 단자 PA7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA7. 지원 버스 프로토콜: General.
44PA8Digital_IO신호 단자 PA8 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA8. 지원 버스 프로토콜: General.
45PA9Digital_IO신호 단자 PA9 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA9. 지원 버스 프로토콜: General.
46PA10Digital_IO신호 단자 PA10 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA10. 지원 버스 프로토콜: General.
47PA11Digital_IO신호 단자 PA11 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA11. 지원 버스 프로토콜: General.
48V33IO2Power_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (V33IO2, 최대 정격: 5.5V)입니다.
탐색부품패키지제조사업로드