ChipDocs.org
⌘K
2284 部品PDFアップロード
CH567L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH567L

WCHID: C3036275LQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH567L (LQFP-48(7x7))1PA12PA03V33IO14PB75PB66PB57PB48PB39PB210PB111PB012RUSB013UDP014UDM015V33USB16XO17XI18RUSB119UDP120UDM121V33IO322GND23VCORE24PB1148PA247PA1246PA1345PA1444PA1543VCORE42GND41V33REG40PA939V33IO238PA1137PA1036PA835PA734PA633PA532PA431PA330RST#29PB1028PB927PB826PB1325PB12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (SPI)
2PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (SPI)
3V33IO1Power電源供給入力 (V33IO1 — 3.3V / 5.0V Standard Logic)
4PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
5PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
6PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
7PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
8PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
9PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
10PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
11PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
12RUSB0I/OマルチプレクスI/O・ペリフェラル端子 RUSB0 (General)
13UDP0I/OマルチプレクスI/O・ペリフェラル端子 UDP0 (General)
14UDM0I/OマルチプレクスI/O・ペリフェラル端子 UDM0 (General)
15V33USBPower電源供給入力 (V33USB — 3.3V / 5.0V Standard Logic)
16XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
17XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
18RUSB1I/OマルチプレクスI/O・ペリフェラル端子 RUSB1 (General)
19UDP1I/OマルチプレクスI/O・ペリフェラル端子 UDP1 (General)
20UDM1I/OマルチプレクスI/O・ペリフェラル端子 UDM1 (General)
21V33IO3Power電源供給入力 (V33IO3 — 3.3V / 5.0V Standard Logic)
22GNDGNDグラウンド基準端子 (GND)
23VCOREI/OマルチプレクスI/O・ペリフェラル端子 VCORE (General)
24PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
25PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
26PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
27PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
28PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
29PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
30RST#I/OマルチプレクスI/O・ペリフェラル端子 RST# (General)
31PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
32PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
33PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
34PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
35PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
36PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
37PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
38PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
39V33IO2Power電源供給入力 (V33IO2 — 3.3V / 5.0V Standard Logic)
40PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
41V33REGPower電源供給入力 (V33REG — 3.3V / 5.0V Standard Logic)
42GNDGNDグラウンド基準端子 (GND)
43VCOREI/OマルチプレクスI/O・ペリフェラル端子 VCORE (General)
44PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
45PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
46PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
47PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
48PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
PIN 1 PA1
I/O
マルチプレクスI/O・ペリフェラル端子 PA1 (SPI)
設計上の注意点: PA1:General purposebidirectionaldigitalI/Opin . MOSI1:SPI1serialdatapin hostoutput , . LED1:LEDserialdataline1 . CMD2:SD2controllercommandsignalline . A1:Parallelportaddressline1 .
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH567L (WCH · LQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH567L (LQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH567L (LQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH567L (LQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH567L (LQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH567L (LQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH567L (LQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH567 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P2 · p02_fig01パッケージ完全一致
CH567L (LQFP-48(7x7)) — Figure 2-1 LQFP48 Package Pin Arrangement 1.2 Pin Description
Figure 2-1 LQFP48 Package Pin Arrangement 1.2 Pin Description
P1 · p01_fig01286×191px
CH567L (LQFP-48(7x7)) — Overview
Overview
P2 · p02_fig01P2
CH567L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P6 · p06_fig011771×665px
CH567L (LQFP-48(7x7)) — CH567 Datasheet 5 http://wch.cn
CH567 Datasheet 5 http://wch.cn
P10 · p10_fig011277×515px
CH567L (LQFP-48(7x7)) — easier gat Voc ; Tero oo TIME-OUT . INTERNW AL RESET
easier gat Voc ; Tero oo TIME-OUT . INTERNW AL RESET
P96 · p96_fig011657×1208px
CH567L (LQFP-48(7x7)) — The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and the other dimension error is not greater than ±0.5mm.
The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and the other dimension error is not greater than ±0.5mm.

電気仕様 & 部品詳細スペック (CH567L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH567L (LQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, PWM, SDIO, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
120MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, PWM, SDIO, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH567L (LQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH567L (LQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH567L (LQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (PA1: マルチプレクスI/O・ペリフェラル端子 PA1 (SPI)), 2 (PA0: マルチプレクスI/O・ペリフェラル端子 PA0 (SPI)), 3 (V33IO1: 電源供給入力 (V33IO1 — 3.3V / 5.0V Standard Logic)), 4 (PB7: マルチプレクスI/O・ペリフェラル端子 PB7 (General)), 5 (PB6: マルチプレクスI/O・ペリフェラル端子 PB6 (General)), 6 (PB5: マルチプレクスI/O・ペリフェラル端子 PB5 (General))。

CH567L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH567L (LQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH567L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH567L (WCH, LQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & CH567 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI1SERIALDATAPIN。対応バス/インターフェース: SPI。
2PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI1SERIALCLOCKPIN。対応バス/インターフェース: SPI。
3V33IO1Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33IO1、最大定格: 5.5V) です。
4PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
5PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
6PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
7PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
8PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
9PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
10PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
11PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
12RUSB0Digital_IO信号端子 RUSB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RUSB0。対応バス/インターフェース: General。
13UDP0Digital_IO信号端子 UDP0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UDP0。対応バス/インターフェース: General。
14UDM0Digital_IO信号端子 UDM0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UDM0。対応バス/インターフェース: General。
15V33USBPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33USB、最大定格: 5.5V) です。
16XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
17XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
18RUSB1Digital_IO信号端子 RUSB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RUSB1。対応バス/インターフェース: General。
19UDP1Digital_IO信号端子 UDP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UDP1。対応バス/インターフェース: General。
20UDM1Digital_IO信号端子 UDM1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UDM1。対応バス/インターフェース: General。
21V33IO3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33IO3、最大定格: 5.5V) です。
22GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
23VCOREDigital_IO信号端子 VCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCORE。対応バス/インターフェース: General。
24PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
25PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
26PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
27PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
28PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
29PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
30RST#Digital_IO信号端子 RST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST#。対応バス/インターフェース: General。
31PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
32PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
33PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
34PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
35PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
36PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
37PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
38PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
39V33IO2Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33IO2、最大定格: 5.5V) です。
40PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
41V33REGPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33REG、最大定格: 5.5V) です。
42GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
43VCOREDigital_IO信号端子 VCORE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCORE。対応バス/インターフェース: General。
44PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
45PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
46PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
47PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
48PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード