ChipDocs.org
⌘K
2284 部品PDFアップロード
CH563L (LQFP-128(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH563L

WCHID: C87387LQFP-128(14x14) · 128 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH563L (LQFP-128(14x14))1VCC182GND3RSVD14RSVD05VCC186RSETE7VCC33E8RSVD29GND10RXP11RXN12VCC18E13VCC18E14TXP15TXN16GND17GND18VCC1819XI20XO21VCC33U22GND23RSETU24DN25DP26VCC33U27GND28VCC1829GND30VCC1831PD1632PD1733PD1834PD1935PD2036PD2137PD2238PD2339VCC3340PD2441PD2542PD2643PD2744PD2845PD2946PD3047PD3148PB049PB150PB251PB352PB453PB554VCC1855GND56VCC3357PB658PB759PB1660PB1761PB1862PB1963RST#64GND128PECLP127NC126PD7125PD6124PD5123PD4122VCC33121PD3120PD2119PD1118PD0117PB15116PB14115PB13114PB12113PB11112PB10111PB9110PB8109GND108VCC18107PA21106PA20105PA19104PA18103PA17102PA16101VCC33100PA1199PA1098PA997PA896PA1595PA1494PA1393PA1292P91I/O90I/O89I/O88I/O87I/O86I/O85I/O84I/O83P82P81I/O80I/O79I/O78I/O77I/O76I/O75I/O74I/O73I72P71P70VCC33A69AIN068AIN167AIN266AVRT65AVRBGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.286.481.376.271.166.061.055.950.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8-55.9-61.0-66.0-71.1-76.2-81.3-86.4mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128E=14.00mm · Pitch e=0.40mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3Dモデル
パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (128/128)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
2GNDGNDグラウンド基準端子 (GND)
3RSVD1I/OマルチプレクスI/O・ペリフェラル端子 RSVD1 (General)
4RSVD0I/OマルチプレクスI/O・ペリフェラル端子 RSVD0 (General)
5VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
6RSETEI/OマルチプレクスI/O・ペリフェラル端子 RSETE (General)
7VCC33EPower電源供給入力 (VCC33E — 3.3V / 5.0V Standard Logic)
8RSVD2I/OマルチプレクスI/O・ペリフェラル端子 RSVD2 (General)
9GNDGNDグラウンド基準端子 (GND)
10RXPI/OマルチプレクスI/O・ペリフェラル端子 RXP (General)
11RXNI/OマルチプレクスI/O・ペリフェラル端子 RXN (General)
12VCC18EPower電源供給入力 (VCC18E — 3.3V / 5.0V Standard Logic)
13VCC18EPower電源供給入力 (VCC18E — 3.3V / 5.0V Standard Logic)
14TXPI/OマルチプレクスI/O・ペリフェラル端子 TXP (General)
15TXNI/OマルチプレクスI/O・ペリフェラル端子 TXN (General)
16GNDGNDグラウンド基準端子 (GND)
17GNDGNDグラウンド基準端子 (GND)
18VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
19XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
20XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
21VCC33UPower電源供給入力 (VCC33U — 3.3V / 5.0V Standard Logic)
22GNDGNDグラウンド基準端子 (GND)
23RSETUI/OマルチプレクスI/O・ペリフェラル端子 RSETU (General)
24DNI/OマルチプレクスI/O・ペリフェラル端子 DN (General)
25DPI/OマルチプレクスI/O・ペリフェラル端子 DP (General)
26VCC33UPower電源供給入力 (VCC33U — 3.3V / 5.0V Standard Logic)
27GNDGNDグラウンド基準端子 (GND)
28VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
29GNDGNDグラウンド基準端子 (GND)
30VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
31PD16I/OマルチプレクスI/O・ペリフェラル端子 PD16 (General)
32PD17I/OマルチプレクスI/O・ペリフェラル端子 PD17 (General)
33PD18I/OマルチプレクスI/O・ペリフェラル端子 PD18 (General)
34PD19I/OマルチプレクスI/O・ペリフェラル端子 PD19 (General)
35PD20I/OマルチプレクスI/O・ペリフェラル端子 PD20 (General)
36PD21I/OマルチプレクスI/O・ペリフェラル端子 PD21 (General)
37PD22I/OマルチプレクスI/O・ペリフェラル端子 PD22 (General)
38PD23I/OマルチプレクスI/O・ペリフェラル端子 PD23 (General)
39VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
40PD24I/OマルチプレクスI/O・ペリフェラル端子 PD24 (General)
41PD25I/OマルチプレクスI/O・ペリフェラル端子 PD25 (General)
42PD26I/OマルチプレクスI/O・ペリフェラル端子 PD26 (General)
43PD27I/OマルチプレクスI/O・ペリフェラル端子 PD27 (General)
44PD28I/OマルチプレクスI/O・ペリフェラル端子 PD28 (General)
45PD29I/OマルチプレクスI/O・ペリフェラル端子 PD29 (General)
46PD30I/OマルチプレクスI/O・ペリフェラル端子 PD30 (General)
47PD31I/OマルチプレクスI/O・ペリフェラル端子 PD31 (General)
48PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
49PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
50PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
51PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
52PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
53PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
54VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
55GNDGNDグラウンド基準端子 (GND)
56VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
57PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
58PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
59PB16I/OマルチプレクスI/O・ペリフェラル端子 PB16 (General)
60PB17I/OマルチプレクスI/O・ペリフェラル端子 PB17 (General)
61PB18I/OマルチプレクスI/O・ペリフェラル端子 PB18 (General)
62PB19I/OマルチプレクスI/O・ペリフェラル端子 PB19 (General)
63RST#I/OマルチプレクスI/O・ペリフェラル端子 RST# (General)
64GNDGNDグラウンド基準端子 (GND)
65AVRBI/OマルチプレクスI/O・ペリフェラル端子 AVRB (General)
66AVRTI/OマルチプレクスI/O・ペリフェラル端子 AVRT (General)
67AIN2I/OマルチプレクスI/O・ペリフェラル端子 AIN2 (ADC)
68AIN1I/OマルチプレクスI/O・ペリフェラル端子 AIN1 (ADC)
69AIN0I/OマルチプレクスI/O・ペリフェラル端子 AIN0 (ADC)
70VCC33APower電源供給入力 (VCC33A — 3.3V / 5.0V Standard Logic)
71PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
72PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
73II/OマルチプレクスI/O・ペリフェラル端子 I (General)
74I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
75I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
76I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
77I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
78I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
79I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
80I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
81I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
82PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
83PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
84I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
85I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
86I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
87I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
88I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
89I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
90I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
91I/OI/OマルチプレクスI/O・ペリフェラル端子 I/O (General)
92PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
93PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
94PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
95PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
96PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
97PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
98PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
99PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
100PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
101VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
102PA16I/OマルチプレクスI/O・ペリフェラル端子 PA16 (General)
103PA17I/OマルチプレクスI/O・ペリフェラル端子 PA17 (General)
104PA18I/OマルチプレクスI/O・ペリフェラル端子 PA18 (General)
105PA19I/OマルチプレクスI/O・ペリフェラル端子 PA19 (General)
106PA20I/OマルチプレクスI/O・ペリフェラル端子 PA20 (General)
107PA21I/OマルチプレクスI/O・ペリフェラル端子 PA21 (General)
108VCC18Power電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
109GNDGNDグラウンド基準端子 (GND)
110PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
111PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
112PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
113PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
114PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
115PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
116PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
117PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
118PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
119PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
120PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
121PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
122VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
123PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
124PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
125PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
126PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
127NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
128PECLPI/OマルチプレクスI/O・ペリフェラル端子 PECLP (General)
PIN 1 VCC18
Power
電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)
設計上の注意点: VCC18
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH563L (WCH · LQFP-128(14x14))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH563L (LQFP-128(14x14)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH563L (LQFP-128(14x14)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (128ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH563L (LQFP-128(14x14)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH563L (LQFP-128(14x14)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-128(14x14) · 14.00×14.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH563L (LQFP-128(14x14)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (128 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH563L (LQFP-128(14x14)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
CH563 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P8 · p08_fig01パッケージ完全一致
CH563L (LQFP-128(14x14)) — 图2-2 LQFP128 封装引脚排列 2.2 引脚描述 管脚号 LQFP128 1 - VCC18 P VCC18 1.8V 内核电源： 内部电路的电源 2 - GND P GND 地： 公共接地端，0V 参考点 3 - RSVD1 保留引脚，禁止连接
图2-2 LQFP128 封装引脚排列 2.2 引脚描述 管脚号 LQFP128 1 - VCC18 P VCC18 1.8V 内核电源： 内部电路的电源 2 - GND P GND 地： 公共接地端，0V 参考点 3 - RSVD1 保留引脚，禁止连接
P8 · p08_fig01P8
CH563L (LQFP-128(14x14)) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)
P18 · p18_fig01737×520px
CH563L (LQFP-128(14x14)) — 4.2.2 外部手工复位
4.2.2 外部手工复位
P54 · p54_fig011713×708px
CH563L (LQFP-128(14x14)) — UARTx_DLL UARTx_DLM [7：0] RW
UARTx_DLL UARTx_DLM [7：0] RW
P54 · p54_fig021713×742px
CH563L (LQFP-128(14x14)) — UART 内置了独立的收发缓冲区及FIFO，支持单工、半双工或者全双工异步串行通讯。串行数据 包括1 个低电平起始位，5、6、7 或8 个数据位，0 个或者1 个附加校验位或者标志位，1 个或者2 个高电平停止位，支持奇校验/偶校验/标志校验/空白校验。支持常用通讯波特率：1200、2400、4800、
UART 内置了独立的收发缓冲区及FIFO，支持单工、半双工或者全双工异步串行通讯。串行数据 包括1 个低电平起始位，5、6、7 或8 个数据位，0 个或者1 个附加校验位或者标志位，1 个或者2 个高电平停止位，支持奇校验/偶校验/标志校验/空白校验。支持常用通讯波特率：1200、2400、4800、
P54 · p54_fig02P54
CH563L (LQFP-128(14x14)) — Datasheet Page 54 (p54_fig02)
Datasheet Page 54 (p54_fig02)
P56 · p56_fig011713×1209px
CH563L (LQFP-128(14x14)) — 32 位宽总线接口：
32 位宽总线接口：
P56 · p56_fig021666×723px
CH563L (LQFP-128(14x14)) — 图9-1 (a) 32 位宽总线接口连接8 位的存储器芯片
图9-1 (a) 32 位宽总线接口连接8 位的存储器芯片
P61 · p61_fig011713×1766px
CH563L (LQFP-128(14x14)) — CH563 芯片的8 位被动并口在使用前，必须先对其进行初始化。 主要配置步骤如下： (1)、配置被动并口配置寄存器(R8_SLV_CONFIG)，设置RB_SLV_ENABLE 位为1 使能被动并口，同 时根据需要设置数据读取、数据输入和命令输入等中断使能。由于此寄存器为写保护寄存器，需要先 对其解锁然后再进行操作；
CH563 芯片的8 位被动并口在使用前，必须先对其进行初始化。 主要配置步骤如下： (1)、配置被动并口配置寄存器(R8_SLV_CONFIG)，设置RB_SLV_ENABLE 位为1 使能被动并口，同 时根据需要设置数据读取、数据输入和命令输入等中断使能。由于此寄存器为写保护寄存器，需要先 对其解锁然后再进行操作；
P7 · p07_fig01PDF 内の全パッケージ
CH563L (LQFP-128(14x14)) — 图2-1 LQFP64 封装引脚排列
图2-1 LQFP64 封装引脚排列

電気仕様 & 部品詳細スペック (CH563L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH563L (LQFP-128(14x14)) は 128 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, ADC, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
14.00 × 14.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-128(14x14))
ピン数・リードピッチN / e
128 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, ADC, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル128 ピン自動バス分類
OK
IPC-7351B フットプリント128 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-128(14x14))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
14.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.40mm
パッド寸法 (W × L)Level B
0.24 × 1.25 mm
ピン数 / 総パッド数Topology
128P / 128Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-128(14x14)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH563L (LQFP-128(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH563L (LQFP-128(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH563L (LQFP-128(14x14) パッケージ) は全 128 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (VCC18: 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)), 2 (GND: グラウンド基準端子 (GND)), 3 (RSVD1: マルチプレクスI/O・ペリフェラル端子 RSVD1 (General)), 4 (RSVD0: マルチプレクスI/O・ペリフェラル端子 RSVD0 (General)), 5 (VCC18: 電源供給入力 (VCC18 — 3.3V / 5.0V Standard Logic)), 6 (RSETE: マルチプレクスI/O・ペリフェラル端子 RSETE (General))。

CH563L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH563L (LQFP-128(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.40 mm、合計 128 パッドで構成されています。

CH563L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH563L (WCH, LQFP-128(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (128 ピン) & CH563 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3RSVD1Digital_IO信号端子 RSVD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD1。対応バス/インターフェース: General。
4RSVD0Digital_IO信号端子 RSVD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD0。対応バス/インターフェース: General。
5VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
6RSETEDigital_IO信号端子 RSETE（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSETE。対応バス/インターフェース: General。
7VCC33EPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33E、最大定格: 5.5V) です。
8RSVD2Digital_IO信号端子 RSVD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSVD2。対応バス/インターフェース: General。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10RXPDigital_IO信号端子 RXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXP。対応バス/インターフェース: General。
11RXNDigital_IO信号端子 RXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXN。対応バス/インターフェース: General。
12VCC18EPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18E、最大定格: 5.5V) です。
13VCC18EPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18E、最大定格: 5.5V) です。
14TXPDigital_IO信号端子 TXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXP。対応バス/インターフェース: General。
15TXNDigital_IO信号端子 TXN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXN。対応バス/インターフェース: General。
16GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
17GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
18VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
19XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
20XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
21VCC33UPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33U、最大定格: 5.5V) です。
22GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
23RSETUDigital_IO信号端子 RSETU（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSETU。対応バス/インターフェース: General。
24DNDigital_IO信号端子 DN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DN。対応バス/インターフェース: General。
25DPDigital_IO信号端子 DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DP。対応バス/インターフェース: General。
26VCC33UPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33U、最大定格: 5.5V) です。
27GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
28VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
29GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
30VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
31PD16Digital_IO信号端子 PD16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD16。対応バス/インターフェース: General。
32PD17Digital_IO信号端子 PD17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD17。対応バス/インターフェース: General。
33PD18Digital_IO信号端子 PD18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD18。対応バス/インターフェース: General。
34PD19Digital_IO信号端子 PD19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD19。対応バス/インターフェース: General。
35PD20Digital_IO信号端子 PD20（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD20。対応バス/インターフェース: General。
36PD21Digital_IO信号端子 PD21（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD21。対応バス/インターフェース: General。
37PD22Digital_IO信号端子 PD22（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD22。対応バス/インターフェース: General。
38PD23Digital_IO信号端子 PD23（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD23。対応バス/インターフェース: General。
39VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
40PD24Digital_IO信号端子 PD24（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD24。対応バス/インターフェース: General。
41PD25Digital_IO信号端子 PD25（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD25。対応バス/インターフェース: General。
42PD26Digital_IO信号端子 PD26（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD26。対応バス/インターフェース: General。
43PD27Digital_IO信号端子 PD27（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD27。対応バス/インターフェース: General。
44PD28Digital_IO信号端子 PD28（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD28。対応バス/インターフェース: General。
45PD29Digital_IO信号端子 PD29（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD29。対応バス/インターフェース: General。
46PD30Digital_IO信号端子 PD30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD30。対応バス/インターフェース: General。
47PD31Digital_IO信号端子 PD31（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD31。対応バス/インターフェース: General。
48PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
49PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
50PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
51PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
52PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
53PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
54VCC18Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC18、最大定格: 5.5V) です。
55GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
56VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
57PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
58PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
59PB16Digital_IO信号端子 PB16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB16。対応バス/インターフェース: General。
60PB17Digital_IO信号端子 PB17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB17。対応バス/インターフェース: General。
61PB18Digital_IO信号端子 PB18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB18。対応バス/インターフェース: General。
62PB19Digital_IO信号端子 PB19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB19。対応バス/インターフェース: General。
63RST#Digital_IO信号端子 RST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST#。対応バス/インターフェース: General。
64GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード