![CH558L (TQFP-48(7x7)) — 位 名称 访问 描述 复位值 | [7:0] SER1_DLL RW SER1_DLL 是低字节，SER1_DLM 是高字节，两者组成16 位除数，用于由16 位计数器构成的串口波特率产生器。 只有当bLCR_DLAB 为1 时，才能读写这两个寄存器。 该除数 = Fsys * 2 / SER1_DIV / 16 / 波特率 | xxh | [7:0] SER1_DLM RW 80h | UART1 预分频除数寄存器(SER1_DIV)，仅当bLCR_DLAB=1 时有效：](/api/v1/assets/C139617/extracted/figures/p47_fig02.png)
SSOP-20-208mil · 20P
同期ピン配置 (Symbol / 2D / 3D) (48/48)
ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます| ピン | 記号 | 種別 | 機能説明 (JA) |
|---|---|---|---|
| 1 | P5 1 . | I/O | マルチプレクスI/O・ペリフェラル端子 P5 1 . (General) |
| 2 | bP4_DRV | I/O | マルチプレクスI/O・ペリフェラル端子 bP4_DRV (General) |
| 3 | bSPI0_PINX_ | I/O | マルチプレクスI/O・ペリフェラル端子 bSPI0_PINX_ (General) |
| 4 | P5 4 . | I/O | マルチプレクスI/O・ペリフェラル端子 P5 4 . (General) |
| 5 | P4.5/A5 | I/O | マルチプレクスI/O・ペリフェラル端子 P4.5/A5 (General) |
| 6 | IO3 | I/O | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | P3.1/TXD | I/O | マルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART) |
| 8 | P3.2/LED0/INT0 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.2/LED0/INT0 (General) |
| 9 | P3.3/LED1/!A15/INT1 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.3/LED1/!A15/INT1 (General) |
| 10 | P3.4/LEDC/XCS0/T0 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.4/LEDC/XCS0/T0 (General) |
| 11 | P3.5/DA6/T1 | I/O | マルチプレクスI/O・ペリフェラル端子 P3.5/DA6/T1 (General) |
| 12 | P3.6/WR | I/O | マルチプレクスI/O・ペリフェラル端子 P3.6/WR (General) |
| 13 | P3.7/RD | I/O | マルチプレクスI/O・ペリフェラル端子 P3.7/RD (General) |
| 14 | P4.3/A3 | I/O | マルチプレクスI/O・ペリフェラル端子 P4.3/A3 (General) |
| 15 | P4.2/PWM3_/CAP3_/A2 | I/O | マルチプレクスI/O・ペリフェラル端子 P4.2/PWM3_/CAP3_/A2 (PWM) |
| 16 | P4.6/XI/SCS_ | I/O | マルチプレクスI/O・ペリフェラル端子 P4.6/XI/SCS_ (RTC/CLK) |
| 17 | P4.7/XO/SCK_ | I/O | マルチプレクスI/O・ペリフェラル端子 P4.7/XO/SCK_ (SPI, RTC/CLK) |
| 18 | GND/VSS | GND | グラウンド基準端子 (GND/VSS) |
| 19 | P4.1/A1 | I/O | マルチプレクスI/O・ペリフェラル端子 P4.1/A1 (General) |
| 20 | P4.0/LED2/A0/RXD1 | I/O | マルチプレクスI/O・ペリフェラル端子 P4.0/LED2/A0/RXD1 (UART) |
| 21 | P2.0/A8 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.0/A8 (General) |
| 22 | P2.1/A9 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.1/A9 (General) |
| 23 | P2.2/A10 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.2/A10 (General) |
| 24 | P2.3/A11 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.3/A11 (General) |
| 25 | P2.4/A12 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.4/A12 (General) |
| 26 | IO21 | I/O | GPIO21 / RTC_GPIO21 |
| 27 | P2.6/RXD1/A14 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.6/RXD1/A14 (UART) |
| 28 | P2.7/TXD1/DA7/A15 | I/O | マルチプレクスI/O・ペリフェラル端子 P2.7/TXD1/DA7/A15 (UART) |
| 29 | P5.5/!A15/XA | I/O | マルチプレクスI/O・ペリフェラル端子 P5.5/!A15/XA (General) |
| 30 | P5.4/ALE/XB | I/O | マルチプレクスI/O・ペリフェラル端子 P5.4/ALE/XB (General) |
| 31 | P5.1/DP | I/O | マルチプレクスI/O・ペリフェラル端子 P5.1/DP (General) |
| 32 | P5.0/DM | I/O | マルチプレクスI/O・ペリフェラル端子 P5.0/DM (General) |
| 33 | P0.7/AD7/UDCD | I/O | マルチプレクスI/O・ペリフェラル端子 P0.7/AD7/UDCD (General) |
| 34 | P0.6/AD6/URI | I/O | マルチプレクスI/O・ペリフェラル端子 P0.6/AD6/URI (General) |
| 35 | P0.5/AD5/UDSR | I/O | マルチプレクスI/O・ペリフェラル端子 P0.5/AD5/UDSR (General) |
| 36 | P0.4/AD4/UCTS | I/O | マルチプレクスI/O・ペリフェラル端子 P0.4/AD4/UCTS (General) |
| 37 | P0.3/AD3/TXD | I/O | マルチプレクスI/O・ペリフェラル端子 P0.3/AD3/TXD (UART) |
| 38 | P0.2/AD2/RXD | I/O | マルチプレクスI/O・ペリフェラル端子 P0.2/AD2/RXD (UART) |
| 39 | P0.1/AD1/URTS | I/O | マルチプレクスI/O・ペリフェラル端子 P0.1/AD1/URTS (General) |
| 40 | P0.0/AD0/UDTR | I/O | マルチプレクスI/O・ペリフェラル端子 P0.0/AD0/UDTR (General) |
| 41 | VIN5 | Power | 電源供給入力 (VIN5 — 3.3V / 5.0V Standard Logic) |
| 42 | VDD33 | Power | 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic) |
| 43 | P1.0/AIN0/T2/CAP1 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.0/AIN0/T2/CAP1 (ADC) |
| 44 | P1.1/AIN1/T2EX/CAP2 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.1/AIN1/T2EX/CAP2 (ADC) |
| 45 | P1.2/AIN2/PWM3/CAP3 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.2/AIN2/PWM3/CAP3 (ADC, PWM) |
| 46 | P1.3/AIN3 | I/O | マルチプレクスI/O・ペリフェラル端子 P1.3/AIN3 (ADC) |
| 47 | P1.4/AIN4/SCS | I/O | マルチプレクスI/O・ペリフェラル端子 P1.4/AIN4/SCS (ADC) |
| 48 | P1.5/AIN5/MOSI | I/O | マルチプレクスI/O・ペリフェラル端子 P1.5/AIN5/MOSI (SPI, ADC) |
PIN 1 P5 1 .
I/OマルチプレクスI/O・ペリフェラル端子 P5 1 . (General)
設計上の注意点: Signal terminal P5 1 . (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P5 1 .. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定
データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)
原本PDFを直接閲覧、または図面をクリックして全画面拡大1. 実装3D外観モデルREPRESENTATIVE
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
TQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH558 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig011745×916px
P2 · p02_fig011752×1371px
P2 · p02_fig01P2
P46 · p46_fig011757×2656px
P47 · p47_fig011757×1008px
P47 · p47_fig021757×734px
電気仕様 & 部品詳細スペック (CH558L)
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)詳細概要:CH558L (TQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.20 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
12MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.20 mm (A1=0.10 mm)
パッケージ系列: TQFP (TQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。
5点工業規格検証
ファイル出力前の自動幾何・電気チェックIEEE-315 シンボル48 ピン自動バス分類
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
IPC-7525 60% はんだペースト開口リフロー標準 1:1
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
実機検証 & コミュニティ技術レビュー
データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース5.00 PCB Verified
IPC-7351B
同一データシートを共有するパッケージ違いやバリアントを選択同系列ファミリー & 同一データシート部品 — CH558 (2)
TQFP-48(7x7) · 48P
機械寸法 & ランドパターン (TQFP-48(7x7))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.20mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 TQFP-48(7x7) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH558L (TQFP-48(7x7))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH558L (TQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH558L (TQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (P5 1 .: マルチプレクスI/O・ペリフェラル端子 P5 1 . (General)), 2 (bP4_DRV: マルチプレクスI/O・ペリフェラル端子 bP4_DRV (General)), 3 (bSPI0_PINX_: マルチプレクスI/O・ペリフェラル端子 bSPI0_PINX_ (General)), 4 (P5 4 .: マルチプレクスI/O・ペリフェラル端子 P5 4 . (General)), 5 (P4.5/A5: マルチプレクスI/O・ペリフェラル端子 P4.5/A5 (General)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。
CH558L の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH558L (TQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。
CH558L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH558L (WCH, TQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (48 ピン) & CH558 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | P5 1 . | Digital_IO | 信号端子 P5 1 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5 1 .。対応バス/インターフェース: General。 |
| 2 | bP4_DRV | Digital_IO | 信号端子 bP4_DRV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: bP4_DRV。対応バス/インターフェース: General。 |
| 3 | bSPI0_PINX_ | Digital_IO | 信号端子 bSPI0_PINX_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: bSPI0_PINX_。対応バス/インターフェース: General。 |
| 4 | P5 4 . | Digital_IO | 信号端子 P5 4 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5 4 .。対応バス/インターフェース: General。 |
| 5 | P4.5/A5 | Digital_IO | 信号端子 P4.5/A5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.5/A5。対応バス/インターフェース: General。 |
| 6 | IO3 | Digital_IO | GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap) |
| 7 | P3.1/TXD | Digital_IO | 信号端子 P3.1/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/TXD。対応バス/インターフェース: UART。 |
| 8 | P3.2/LED0/INT0 | Digital_IO | 信号端子 P3.2/LED0/INT0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.2/LED0/INT0。対応バス/インターフェース: General。 |
| 9 | P3.3/LED1/!A15/INT1 | Digital_IO | 信号端子 P3.3/LED1/!A15/INT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3/LED1/!A15/INT1。対応バス/インターフェース: General。 |
| 10 | P3.4/LEDC/XCS0/T0 | Digital_IO | 信号端子 P3.4/LEDC/XCS0/T0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/LEDC/XCS0/T0。対応バス/インターフェース: General。 |
| 11 | P3.5/DA6/T1 | Digital_IO | 信号端子 P3.5/DA6/T1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.5/DA6/T1。対応バス/インターフェース: General。 |
| 12 | P3.6/WR | Digital_IO | 信号端子 P3.6/WR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.6/WR。対応バス/インターフェース: General。 |
| 13 | P3.7/RD | Digital_IO | 信号端子 P3.7/RD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.7/RD。対応バス/インターフェース: General。 |
| 14 | P4.3/A3 | Digital_IO | 信号端子 P4.3/A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.3/A3。対応バス/インターフェース: General。 |
| 15 | P4.2/PWM3_/CAP3_/A2 | Digital_IO | 信号端子 P4.2/PWM3_/CAP3_/A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.2/PWM3_/CAP3_/A2。対応バス/インターフェース: PWM。 |
| 16 | P4.6/XI/SCS_ | Digital_IO | 信号端子 P4.6/XI/SCS_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.6/XI/SCS_。対応バス/インターフェース: RTC/CLK。 |
| 17 | P4.7/XO/SCK_ | Digital_IO | 信号端子 P4.7/XO/SCK_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: SPI, RTC/CLK。 |
| 18 | GND/VSS | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。 |
| 19 | P4.1/A1 | Digital_IO | 信号端子 P4.1/A1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.1/A1。対応バス/インターフェース: General。 |
| 20 | P4.0/LED2/A0/RXD1 | Digital_IO | 信号端子 P4.0/LED2/A0/RXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4.0/LED2/A0/RXD1。対応バス/インターフェース: UART。 |
| 21 | P2.0/A8 | Digital_IO | 信号端子 P2.0/A8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.0/A8。対応バス/インターフェース: General。 |
| 22 | P2.1/A9 | Digital_IO | 信号端子 P2.1/A9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.1/A9。対応バス/インターフェース: General。 |
| 23 | P2.2/A10 | Digital_IO | 信号端子 P2.2/A10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.2/A10。対応バス/インターフェース: General。 |
| 24 | P2.3/A11 | Digital_IO | 信号端子 P2.3/A11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.3/A11。対応バス/インターフェース: General。 |
| 25 | P2.4/A12 | Digital_IO | 信号端子 P2.4/A12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.4/A12。対応バス/インターフェース: General。 |
| 26 | IO21 | Digital_IO | GPIO21 / RTC_GPIO21 |
| 27 | P2.6/RXD1/A14 | Digital_IO | 信号端子 P2.6/RXD1/A14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.6/RXD1/A14。対応バス/インターフェース: UART。 |
| 28 | P2.7/TXD1/DA7/A15 | Digital_IO | 信号端子 P2.7/TXD1/DA7/A15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.7/TXD1/DA7/A15。対応バス/インターフェース: UART。 |
| 29 | P5.5/!A15/XA | Digital_IO | 信号端子 P5.5/!A15/XA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.5/!A15/XA。対応バス/インターフェース: General。 |
| 30 | P5.4/ALE/XB | Digital_IO | 信号端子 P5.4/ALE/XB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.4/ALE/XB。対応バス/インターフェース: General。 |
| 31 | P5.1/DP | Digital_IO | 信号端子 P5.1/DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.1/DP。対応バス/インターフェース: General。 |
| 32 | P5.0/DM | Digital_IO | 信号端子 P5.0/DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.0/DM。対応バス/インターフェース: General。 |
| 33 | P0.7/AD7/UDCD | Digital_IO | 信号端子 P0.7/AD7/UDCD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.7/AD7/UDCD。対応バス/インターフェース: General。 |
| 34 | P0.6/AD6/URI | Digital_IO | 信号端子 P0.6/AD6/URI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.6/AD6/URI。対応バス/インターフェース: General。 |
| 35 | P0.5/AD5/UDSR | Digital_IO | 信号端子 P0.5/AD5/UDSR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.5/AD5/UDSR。対応バス/インターフェース: General。 |
| 36 | P0.4/AD4/UCTS | Digital_IO | 信号端子 P0.4/AD4/UCTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.4/AD4/UCTS。対応バス/インターフェース: General。 |
| 37 | P0.3/AD3/TXD | Digital_IO | 信号端子 P0.3/AD3/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.3/AD3/TXD。対応バス/インターフェース: UART。 |
| 38 | P0.2/AD2/RXD | Digital_IO | 信号端子 P0.2/AD2/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.2/AD2/RXD。対応バス/インターフェース: UART。 |
| 39 | P0.1/AD1/URTS | Digital_IO | 信号端子 P0.1/AD1/URTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.1/AD1/URTS。対応バス/インターフェース: General。 |
| 40 | P0.0/AD0/UDTR | Digital_IO | 信号端子 P0.0/AD0/UDTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P0.0/AD0/UDTR。対応バス/インターフェース: General。 |
| 41 | VIN5 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VIN5、最大定格: 5.5V) です。 |
| 42 | VDD33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。 |
| 43 | P1.0/AIN0/T2/CAP1 | Analog | 信号端子 P1.0/AIN0/T2/CAP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.0/AIN0/T2/CAP1。対応バス/インターフェース: ADC。 |
| 44 | P1.1/AIN1/T2EX/CAP2 | Analog | 信号端子 P1.1/AIN1/T2EX/CAP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.1/AIN1/T2EX/CAP2。対応バス/インターフェース: ADC。 |
| 45 | P1.2/AIN2/PWM3/CAP3 | Analog | 信号端子 P1.2/AIN2/PWM3/CAP3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.2/AIN2/PWM3/CAP3。対応バス/インターフェース: ADC, PWM。 |
| 46 | P1.3/AIN3 | Analog | 信号端子 P1.3/AIN3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.3/AIN3。対応バス/インターフェース: ADC。 |
| 47 | P1.4/AIN4/SCS | Analog | 信号端子 P1.4/AIN4/SCS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.4/AIN4/SCS。対応バス/インターフェース: ADC。 |
| 48 | P1.5/AIN5/MOSI | Digital_IO | 信号端子 P1.5/AIN5/MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: SPI, ADC。 |