機械寸法 & ランドパターン (TSSOP-20)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
6.50 × 4.40 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.65mm
パッド寸法 (W × L)Level B
0.42 × 1.45 mm
ピン数 / 総パッド数Topology
20P / 20Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 TSSOP-20 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — CH554T (TSSOP-20)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答CH554T (TSSOP-20) のピン配置 (Pinout) および電源電圧仕様は？
WCH 製 CH554T (TSSOP-20 パッケージ) は全 20 ピン構成で、ピンピッチは 0.65 mm です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: マルチプレクスI/O・ペリフェラル端子 P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: マルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: マルチプレクスI/O・ペリフェラル端子 RST/T2EX_/CAP2_ (General))。
CH554T の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH554T (TSSOP-20) の本体外形は 4.40 × 6.50 mm、ピッチ e = 0.65 mm、合計 20 パッドで構成されています。
CH554T の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH554T (WCH, TSSOP-20) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (20 ピン) & CH554 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | P1.6/MISO/RXD1/TIN4 | Digital_IO | 信号端子 P1.6/MISO/RXD1/TIN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.6/MISO/RXD1/TIN4。対応バス/インターフェース: UART, SPI。 |
| 5 | P1.7/SCK/TXD1/TIN5 | Digital_IO | 信号端子 P1.7/SCK/TXD1/TIN5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.7/SCK/TXD1/TIN5。対応バス/インターフェース: UART, SPI。 |
| 6 | RST/T2EX_/CAP2_ | Digital_IO | 信号端子 RST/T2EX_/CAP2_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST/T2EX_/CAP2_。対応バス/インターフェース: General。 |
| 7 | P1.0/T2/CAP1/TIN0 | Digital_IO | 信号端子 P1.0/T2/CAP1/TIN0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.0/T2/CAP1/TIN0。対応バス/インターフェース: General。 |
| 8 | IO0 | Digital_IO | GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin) |
| 9 | P3.1/PWM2_/TXD | Digital_IO | 信号端子 P3.1/PWM2_/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/PWM2_/TXD。対応バス/インターフェース: UART, PWM。 |
| 10 | P3.0/PWM1_/RXD | Digital_IO | 信号端子 P3.0/PWM1_/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.0/PWM1_/RXD。対応バス/インターフェース: UART, PWM。 |
| 11 | P3.3/INT1 | Digital_IO | 信号端子 P3.3/INT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3/INT1。対応バス/インターフェース: General。 |
| 12 | P3.4/PWM2/RXD1_/T0 | Digital_IO | 信号端子 P3.4/PWM2/RXD1_/T0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/PWM2/RXD1_/T0。対応バス/インターフェース: UART, PWM。 |
| 13 | P3.5/T1 | Digital_IO | 信号端子 P3.5/T1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.5/T1。対応バス/インターフェース: General。 |
| 14 | P3.6/UDP | Digital_IO | 信号端子 P3.6/UDP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.6/UDP。対応バス/インターフェース: General。 |
| 15 | P3.7/UDM | Digital_IO | 信号端子 P3.7/UDM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.7/UDM。対応バス/インターフェース: General。 |
| 16 | P1.3/XO/TXD_ | Digital_IO | 信号端子 P1.3/XO/TXD_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.3/XO/TXD_。対応バス/インターフェース: UART, RTC/CLK。 |
| 17 | P1.2/XI/RXD_ | Digital_IO | 信号端子 P1.2/XI/RXD_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.2/XI/RXD_。対応バス/インターフェース: UART, RTC/CLK。 |
| 18 | GND/VSS | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。 |
| 19 | VCC/VDD | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC/VDD、最大定格: 5.5V) です。 |
| 20 | V33 | Power_In | 3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33、最大定格: 5.5V) です。 |