![CH549G (SOP-16) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。](/api/v1/assets/C7463184/extracted/figures/p27_fig01.png)
![CH549G (SOP-16) — 图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]](/api/v1/assets/C7463184/extracted/figures/p28_fig01.png)
Mechanische Abmessungen & Land Pattern (SOP-16)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOP-16 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH549G (SOP-16)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH549G (SOP-16)?
Das Bauteil CH549G von WCH im SOP-16-Gehäuse besitzt 16 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (0: Multiplex-I/O- & Peripherie-Pin 0 (General)), 2 (P1.4/SCS/UCC1/AIN4: Multiplex-I/O- & Peripherie-Pin P1.4/SCS/UCC1/AIN4 (ADC)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (P1.7/SCK/TXD1_/AIN7: Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 6 (P5.7/RST: Multiplex-I/O- & Peripherie-Pin P5.7/RST (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH549G?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH549G (SOP-16) 3.90 × 9.90 mm bei einem Pitch e = 1.27 mm und 16 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH549G heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH549G (WCH, SOP-16) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (16 Pins) & CH549 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | 0 | Digital_IO | Signalanschluss 0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 0. Unterstützte Bus-Schnittstellen: General. |
| 2 | P1.4/SCS/UCC1/AIN4 | Analog | Signalanschluss P1.4/SCS/UCC1/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.4/SCS/UCC1/AIN4. Unterstützte Bus-Schnittstellen: ADC. |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | NC | No_Connect | No Connect (Leave Floating) |
| 5 | P1.7/SCK/TXD1_/AIN7 | Digital_IO | Signalanschluss P1.7/SCK/TXD1_/AIN7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: UART, SPI, ADC. |
| 6 | P5.7/RST | Digital_IO | Signalanschluss P5.7/RST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.7/RST. Unterstützte Bus-Schnittstellen: General. |
| 7 | P3.0/RXD | Digital_IO | Signalanschluss P3.0/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0/RXD. Unterstützte Bus-Schnittstellen: UART. |
| 8 | P3.1/TXD | Digital_IO | Signalanschluss P3.1/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/TXD. Unterstützte Bus-Schnittstellen: UART. |
| 9 | P3.4/T0 | Digital_IO | Signalanschluss P3.4/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/T0. Unterstützte Bus-Schnittstellen: General. |
| 10 | P2.2/PWM3/INT0_ | Digital_IO | Signalanschluss P2.2/PWM3/INT0_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.2/PWM3/INT0_. Unterstützte Bus-Schnittstellen: PWM. |
| 11 | P2.4/PWM1/T2_/CAP1_ | Digital_IO | Signalanschluss P2.4/PWM1/T2_/CAP1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.4/PWM1/T2_/CAP1_. Unterstützte Bus-Schnittstellen: PWM. |
| 12 | P5.1/DP | Digital_IO | Signalanschluss P5.1/DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.1/DP. Unterstützte Bus-Schnittstellen: General. |
| 13 | P5.0/DM | Digital_IO | Signalanschluss P5.0/DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.0/DM. Unterstützte Bus-Schnittstellen: General. |
| 14 | GND/VSS | GND | Elektrischer 0V-Masserückführungsanschluss (GND/VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 15 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 16 | V33 | Power_In | Positiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |