ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH549G (SOP-16) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH549G

WCHID: C7463184SOP-16 · 16 Pins · Pitch 1.27mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH549G (SOP-16)102P1.4/SCS/UCC33V34NC5P1.7/SCK/TXD6P5.7/RST7P3.0/RXD8P3.1/TXD16V3315VDD14GND/VSS13P5.0/DM12P5.1/DP11P2.4/PWM1/T210P2.2/PWM3/IN9P3.4/T0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D-FOOTPRINT
12345678910111213141516E=3.90mm · Pitch e=1.27mmD=9.90mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6-7mm
3. 3D-MODELL
Gehäusekörper: 3.90mm × 9.90mm · Raster: 1.27mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (16/16)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
10I/OMultiplex-I/O- & Peripherie-Pin 0 (General)
2P1.4/SCS/UCC1/AIN4I/OMultiplex-I/O- & Peripherie-Pin P1.4/SCS/UCC1/AIN4 (ADC)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNCNo Connect (Leave Floating)
5P1.7/SCK/TXD1_/AIN7I/OMultiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)
6P5.7/RSTI/OMultiplex-I/O- & Peripherie-Pin P5.7/RST (General)
7P3.0/RXDI/OMultiplex-I/O- & Peripherie-Pin P3.0/RXD (UART)
8P3.1/TXDI/OMultiplex-I/O- & Peripherie-Pin P3.1/TXD (UART)
9P3.4/T0I/OMultiplex-I/O- & Peripherie-Pin P3.4/T0 (General)
10P2.2/PWM3/INT0_I/OMultiplex-I/O- & Peripherie-Pin P2.2/PWM3/INT0_ (PWM)
11P2.4/PWM1/T2_/CAP1_I/OMultiplex-I/O- & Peripherie-Pin P2.4/PWM1/T2_/CAP1_ (PWM)
12P5.1/DPI/OMultiplex-I/O- & Peripherie-Pin P5.1/DP (General)
13P5.0/DMI/OMultiplex-I/O- & Peripherie-Pin P5.0/DM (General)
14GND/VSSGNDMasseanschluss (GND/VSS)
15VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
16V33PowerVersorgungsspannungseingang (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 0
I/O
Multiplex-I/O- & Peripherie-Pin 0 (General)
Designhinweis: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH549G (WCH · SOP-16)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH549G (SOP-16) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH549G (SOP-16) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (16 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH549G (SOP-16) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH549G (SOP-16) - 4. Gehäuseabmessungen (D×E×A)
SOP-16 · 3.90×9.90mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH549G (SOP-16) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (16 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH549G (SOP-16) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH549
P66 · p66_fig01EXAKTES GEHÄUSE
CH549G (SOP-16) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
P66 · p66_fig02EXAKTES GEHÄUSE
CH549G (SOP-16) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
P1 · p01_fig011717×914px
CH549G (SOP-16) — CH549 60KB+3KB 2048 +256 1KB 全/低速 支持 3 组 3 路 8 路 4 组 1 组 16 路 16 通道 CH548 32KB+3KB 2 组
CH549 60KB+3KB 2048 +256 1KB 全/低速 支持 3 组 3 路 8 路 4 组 1 组 16 路 16 通道 CH548 32KB+3KB 2 组
P22 · p22_fig011757×1798px
CH549G (SOP-16) — CH549 手册 22 | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P4.6/XO 引脚作为 XI/XO 并启用振荡器，需在XI 和XO 之间外接石英晶 体或陶瓷振荡器；
CH549 手册 22 | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P4.6/XO 引脚作为 XI/XO 并启用振荡器，需在XI 和XO 之间外接石英晶 体或陶瓷振荡器；
P22 · p22_fig01P22
CH549G (SOP-16) — Datasheet Page 22 (p22_fig01)
Datasheet Page 22 (p22_fig01)
P27 · p27_fig011757×490px
CH549G (SOP-16) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011678×1028px
CH549G (SOP-16) — 图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]
图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]
P64 · p64_fig011757×2757px
CH549G (SOP-16) — CH549 手册 64 | ICMP5 电压比较器模块工作电流 100 500 uA | ITKEY5 触摸按键电容充电电流 35 50 70 uA | VIL5 低电平输入电压 0 1.2 V | VIH5 高电平输入电压 2.4 VDD V | VOL5 低电平输出电压(15mA 吸入电流) 0.4 V | VOH5 高电平输出电压(6mA 输出电流) VDD-0.4 V | VOH5U UDP/UDM 高电平输出电压(8mA 输出电流) V33-0.4 V | VHVO
CH549 手册 64 | ICMP5 电压比较器模块工作电流 100 500 uA | ITKEY5 触摸按键电容充电电流 35 50 70 uA | VIL5 低电平输入电压 0 1.2 V | VIH5 高电平输入电压 2.4 VDD V | VOL5 低电平输出电压(15mA 吸入电流) 0.4 V | VOH5 高电平输出电压(6mA 输出电流) VDD-0.4 V | VOH5U UDP/UDM 高电平输出电压(8mA 输出电流) V33-0.4 V | VHVO
P65 · p65_fig011757×1816px
CH549G (SOP-16) — CH549 手册 65 | Fosc VDD>=3V 时经校准后 | 的内部时钟频率 | TA=-15～65℃ 23.52 24 24.48 MHz | TA=-40～85℃ 23.38 24 24.72 MHz | Fosc3 VDD<3V 时经校准后的内部时钟频率 23.1 24 24.9 MHz | Fpll 内部倍频后的PLL 频率 24 96 96 MHz | Fusb4x 使用USB 主机功能时，USB 采样时钟频率 47.98 48 48.02 MHz | 使用
CH549 手册 65 | Fosc VDD>=3V 时经校准后 | 的内部时钟频率 | TA=-15～65℃ 23.52 24 24.48 MHz | TA=-40～85℃ 23.38 24 24.72 MHz | Fosc3 VDD<3V 时经校准后的内部时钟频率 23.1 24 24.9 MHz | Fpll 内部倍频后的PLL 频率 24 96 96 MHz | Fusb4x 使用USB 主机功能时，USB 采样时钟频率 47.98 48 48.02 MHz | 使用

Elektrische Spezifikationen & Bauteildetails (CH549G)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH549G (SOP-16) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.90 × 3.90 × 1.75 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
40MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.90 × 3.90 × 1.75 mm (A1=0.15 mm)
Gehäusefamilie: SOP (SOP-16)
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol16 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint16 Pads · Raster 1.27mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SOP-16)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
9.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.75mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.55 mm
Pins / Gesamt-PadsTopology
16P / 16Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
SOP-16
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH549G (SOP-16)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH549G (SOP-16)?

Das Bauteil CH549G von WCH im SOP-16-Gehäuse besitzt 16 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (0: Multiplex-I/O- & Peripherie-Pin 0 (General)), 2 (P1.4/SCS/UCC1/AIN4: Multiplex-I/O- & Peripherie-Pin P1.4/SCS/UCC1/AIN4 (ADC)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (P1.7/SCK/TXD1_/AIN7: Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 6 (P5.7/RST: Multiplex-I/O- & Peripherie-Pin P5.7/RST (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH549G?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH549G (SOP-16) 3.90 × 9.90 mm bei einem Pitch e = 1.27 mm und 16 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH549G heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH549G (WCH, SOP-16) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (16 Pins) & CH549 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
10Digital_IOSignalanschluss 0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 0. Unterstützte Bus-Schnittstellen: General.
2P1.4/SCS/UCC1/AIN4AnalogSignalanschluss P1.4/SCS/UCC1/AIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.4/SCS/UCC1/AIN4. Unterstützte Bus-Schnittstellen: ADC.
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNo_ConnectNo Connect (Leave Floating)
5P1.7/SCK/TXD1_/AIN7Digital_IOSignalanschluss P1.7/SCK/TXD1_/AIN7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: UART, SPI, ADC.
6P5.7/RSTDigital_IOSignalanschluss P5.7/RST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.7/RST. Unterstützte Bus-Schnittstellen: General.
7P3.0/RXDDigital_IOSignalanschluss P3.0/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0/RXD. Unterstützte Bus-Schnittstellen: UART.
8P3.1/TXDDigital_IOSignalanschluss P3.1/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/TXD. Unterstützte Bus-Schnittstellen: UART.
9P3.4/T0Digital_IOSignalanschluss P3.4/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/T0. Unterstützte Bus-Schnittstellen: General.
10P2.2/PWM3/INT0_Digital_IOSignalanschluss P2.2/PWM3/INT0_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.2/PWM3/INT0_. Unterstützte Bus-Schnittstellen: PWM.
11P2.4/PWM1/T2_/CAP1_Digital_IOSignalanschluss P2.4/PWM1/T2_/CAP1_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.4/PWM1/T2_/CAP1_. Unterstützte Bus-Schnittstellen: PWM.
12P5.1/DPDigital_IOSignalanschluss P5.1/DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.1/DP. Unterstützte Bus-Schnittstellen: General.
13P5.0/DMDigital_IOSignalanschluss P5.0/DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.0/DM. Unterstützte Bus-Schnittstellen: General.
14GND/VSSGNDElektrischer 0V-Masserückführungsanschluss (GND/VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
15VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
16V33Power_InPositiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
EntdeckenBauteileGehäuseHerstellerUpload