ChipDocs.org
⌘K
2284 器件上传PDF
CH547G (SOP-16) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH547G

WCHID: C1222433SOP-16 · 16 引脚 · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH547G (SOP-16)102P1.4/SCS/AIN3P1.5/MOSI/PW4P1.6/MISO/RX5P1.7/SCK/TXD6P5.7/RST7P3.0/RXD8P3.1/TXD16V3315VDD14GND/VSS13P5.0/DM12P5.1/DP11P2.4/PWM1/T210P2.2/PWM3/IN9P3.4/T0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D封装焊盘
12345678910111213141516E=3.90mm · Pitch e=1.27mmD=9.90mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6-7mm
3. 3D实体模型
封装外形: 3.90mm × 9.90mm · 间距 Pitch: 1.27mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (16/16)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
10I/O多功能复用 I/O 与外设引脚 0 (General)
2P1.4/SCS/AIN4I/O多功能复用 I/O 与外设引脚 P1.4/SCS/AIN4 (ADC)
3P1.5/MOSI/PWM0_/AIN5I/O多功能复用 I/O 与外设引脚 P1.5/MOSI/PWM0_/AIN5 (SPI, ADC, PWM)
4P1.6/MISO/RXD1_/AIN6I/O多功能复用 I/O 与外设引脚 P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)
5P1.7/SCK/TXD1_/AIN7I/O多功能复用 I/O 与外设引脚 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)
6P5.7/RSTI/O多功能复用 I/O 与外设引脚 P5.7/RST (General)
7P3.0/RXDI/O多功能复用 I/O 与外设引脚 P3.0/RXD (UART)
8P3.1/TXDI/O多功能复用 I/O 与外设引脚 P3.1/TXD (UART)
9P3.4/T0I/O多功能复用 I/O 与外设引脚 P3.4/T0 (General)
10P2.2/PWM3/INT0_I/O多功能复用 I/O 与外设引脚 P2.2/PWM3/INT0_ (PWM)
11P2.4/PWM1/T2_I/O多功能复用 I/O 与外设引脚 P2.4/PWM1/T2_ (PWM)
12P5.1/DPI/O多功能复用 I/O 与外设引脚 P5.1/DP (General)
13P5.0/DMI/O多功能复用 I/O 与外设引脚 P5.0/DM (General)
14GND/VSSGND电源参考地引脚 (GND/VSS)
15VDDPower正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic)
16V33Power正电源供电引脚 (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 0
I/O
多功能复用 I/O 与外设引脚 0 (General)
PCB布线建议: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 8 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH547G (WCH · SOP-16)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH547G (SOP-16) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH547G (SOP-16) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (16 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH547G (SOP-16) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH547G (SOP-16) - 4. 封装机械外形图 (D×E×A)
SOP-16 · 3.90×9.90mm · 节距 1.27mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH547G (SOP-16) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (16 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH547G (SOP-16) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (8 张图纸 · 第 1/1 页)
显示第 1–8 张，共 8 张完整原图 (来自 CH546 / CH547 系列)
P1 · p01_fig011717×914px
CH547G (SOP-16) — CH546 32KB+3KB 2 路 1 组 8 路 8 通道
CH546 32KB+3KB 2 路 1 组 8 路 8 通道
P27 · p27_fig011757×489px
CH547G (SOP-16) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011757×1897px
CH547G (SOP-16) — CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
P28 · p28_fig01P28
CH547G (SOP-16) — Datasheet Page 28 (p28_fig01)
Datasheet Page 28 (p28_fig01)
P42 · p42_fig011757×798px
CH547G (SOP-16) — UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
P45 · p45_fig011496×347px
CH547G (SOP-16) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
P45 · p45_fig021529×357px
CH547G (SOP-16) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
P60 · p60_fig01PDF 内含全部封装
CH547G (SOP-16) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05
18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05

电气参数与元器件规格详情 (CH547G)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH547G (SOP-16) 是一款 16 引脚的标准电子与连接器元件，机械封装尺寸为 9.90 × 3.90 × 1.75 mm（引脚间距 e = 1.27 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 USB, UART, SPI, ADC, PWM 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
40MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
9.90 × 3.90 × 1.75 mm (A1=0.15 mm)
封装类型：SOP (SOP-16)
引脚总数与中心间距N / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB, UART, SPI, ADC, PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号16 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘16 个焊盘 · 节距 1.27mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (SOP-16)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
9.90 × 3.90 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=1.75mm · e=1.27mm
焊盘尺寸 (W × L)Level B
0.60 × 1.55 mm
引脚数 / 总焊盘数Topology
16P / 16Pad (DUAL_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
SOP-16
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH547G (SOP-16)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH547G (SOP-16) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH547G 采用 SOP-16 封装，共 16 脚，引脚间距 1.27 mm。主要引脚包括：1 (0: 多功能复用 I/O 与外设引脚 0 (General)), 2 (P1.4/SCS/AIN4: 多功能复用 I/O 与外设引脚 P1.4/SCS/AIN4 (ADC)), 3 (P1.5/MOSI/PWM0_/AIN5: 多功能复用 I/O 与外设引脚 P1.5/MOSI/PWM0_/AIN5 (SPI, ADC, PWM)), 4 (P1.6/MISO/RXD1_/AIN6: 多功能复用 I/O 与外设引脚 P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)), 5 (P1.7/SCK/TXD1_/AIN7: 多功能复用 I/O 与外设引脚 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 6 (P5.7/RST: 多功能复用 I/O 与外设引脚 P5.7/RST (General))。

CH547G 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH547G (SOP-16) 本体轮廓为 3.90 × 9.90 mm，引脚间距 e = 1.27 mm，共计 16 个铜箔焊盘。

哪里可以下载 CH547G 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH547G (WCH, SOP-16) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (16 脚) 与 CH546 / CH547 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
10Digital_IO信号引脚 0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：0。支持总线接口：General。
2P1.4/SCS/AIN4Analog信号引脚 P1.4/SCS/AIN4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P1.4/SCS/AIN4。支持总线接口：ADC。
3P1.5/MOSI/PWM0_/AIN5Digital_IO信号引脚 P1.5/MOSI/PWM0_/AIN5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：SPI, ADC, PWM。
4P1.6/MISO/RXD1_/AIN6Digital_IO信号引脚 P1.6/MISO/RXD1_/AIN6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：UART, SPI, ADC。
5P1.7/SCK/TXD1_/AIN7Digital_IO信号引脚 P1.7/SCK/TXD1_/AIN7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：UART, SPI, ADC。
6P5.7/RSTDigital_IO信号引脚 P5.7/RST（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P5.7/RST。支持总线接口：General。
7P3.0/RXDDigital_IO信号引脚 P3.0/RXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.0/RXD。支持总线接口：UART。
8P3.1/TXDDigital_IO信号引脚 P3.1/TXD（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.1/TXD。支持总线接口：UART。
9P3.4/T0Digital_IO信号引脚 P3.4/T0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P3.4/T0。支持总线接口：General。
10P2.2/PWM3/INT0_Digital_IO信号引脚 P2.2/PWM3/INT0_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P2.2/PWM3/INT0_。支持总线接口：PWM。
11P2.4/PWM1/T2_Digital_IO信号引脚 P2.4/PWM1/T2_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P2.4/PWM1/T2_。支持总线接口：PWM。
12P5.1/DPDigital_IO信号引脚 P5.1/DP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P5.1/DP。支持总线接口：General。
13P5.0/DMDigital_IO信号引脚 P5.0/DM（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：P5.0/DM。支持总线接口：General。
14GND/VSSGND0V 接地回路引脚 (GND/VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
15VDDPower_In主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
16V33Power_In主供电输入引脚 (V33)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
探索器件库封装厂商上传