ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CH547G (SOP-16) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH547G

WCHID: C1222433SOP-16 · 16 chân · Pitch 1.27mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CH547G (SOP-16)102P1.4/SCS/AIN3P1.5/MOSI/PW4P1.6/MISO/RX5P1.7/SCK/TXD6P5.7/RST7P3.0/RXD8P3.1/TXD16V3315VDD14GND/VSS13P5.0/DM12P5.1/DP11P2.4/PWM1/T210P2.2/PWM3/IN9P3.4/T0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. FOOTPRINT 2D
12345678910111213141516E=3.90mm · Pitch e=1.27mmD=9.90mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6-7mm
3. MÔ HÌNH 3D
Kích thước vỏ: 3.90mm × 9.90mm · Pitch: 1.27mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (16/16)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
10I/OChân Đa năng Vào/Ra & Ngoại vi 0 (General)
2P1.4/SCS/AIN4I/OChân Đa năng Vào/Ra & Ngoại vi P1.4/SCS/AIN4 (ADC)
3P1.5/MOSI/PWM0_/AIN5I/OChân Đa năng Vào/Ra & Ngoại vi P1.5/MOSI/PWM0_/AIN5 (SPI, ADC, PWM)
4P1.6/MISO/RXD1_/AIN6I/OChân Đa năng Vào/Ra & Ngoại vi P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)
5P1.7/SCK/TXD1_/AIN7I/OChân Đa năng Vào/Ra & Ngoại vi P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)
6P5.7/RSTI/OChân Đa năng Vào/Ra & Ngoại vi P5.7/RST (General)
7P3.0/RXDI/OChân Đa năng Vào/Ra & Ngoại vi P3.0/RXD (UART)
8P3.1/TXDI/OChân Đa năng Vào/Ra & Ngoại vi P3.1/TXD (UART)
9P3.4/T0I/OChân Đa năng Vào/Ra & Ngoại vi P3.4/T0 (General)
10P2.2/PWM3/INT0_I/OChân Đa năng Vào/Ra & Ngoại vi P2.2/PWM3/INT0_ (PWM)
11P2.4/PWM1/T2_I/OChân Đa năng Vào/Ra & Ngoại vi P2.4/PWM1/T2_ (PWM)
12P5.1/DPI/OChân Đa năng Vào/Ra & Ngoại vi P5.1/DP (General)
13P5.0/DMI/OChân Đa năng Vào/Ra & Ngoại vi P5.0/DM (General)
14GND/VSSGNDChân Mass Tham chiếu (GND/VSS)
15VDDPowerChân cấp nguồn dương (VDD — 3.3V / 5.0V Standard Logic)
16V33PowerChân cấp nguồn dương (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 0
I/O
Chân Đa năng Vào/Ra & Ngoại vi 0 (General)
Lưu ý thiết kế: 输出系统主频的4 分频时钟信号 ，即Fsys/4
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 8 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CH547G (WCH · SOP-16)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CH547G (SOP-16) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CH547G (SOP-16) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (16 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CH547G (SOP-16) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH547G (SOP-16) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
SOP-16 · 3.90×9.90mm · Pitch 1.27mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH547G (SOP-16) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (16 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH547G (SOP-16) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (8 hình · Trang 1/1)
Hiển thị hình 1–8 trên 8 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH546 / CH547
P1 · p01_fig011717×914px
CH547G (SOP-16) — CH546 32KB+3KB 2 路 1 组 8 路 8 通道
CH546 32KB+3KB 2 路 1 组 8 路 8 通道
P27 · p27_fig011757×489px
CH547G (SOP-16) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011757×1897px
CH547G (SOP-16) — CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
CH547 手册 28 | 0 | 1 | GND | Pn_DIR_PU[x] | Pn[x] | Delay 2 Clock | Pn[x] | OUT | bPn_MOD_OC[x] | 10K | 70K | VCC | VCC | // | AIN[x] | ADC_CHAN[x] VCC Pn[x] | IN | VCC | bPn_MOD_OC[x] | ADC_PIN[x/2] | P5 端口输入输出寄存器(P5)： | 位 名称 访问 描述 复位值 | 7
P28 · p28_fig01P28
CH547G (SOP-16) — Datasheet Page 28 (p28_fig01)
Datasheet Page 28 (p28_fig01)
P42 · p42_fig011757×798px
CH547G (SOP-16) — UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1
P45 · p45_fig011496×347px
CH547G (SOP-16) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
P45 · p45_fig021529×357px
CH547G (SOP-16) — 图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
图14.3.1 SPI 模式0 时序图 模式3：bSn_MST_CLK = 1
P60 · p60_fig01Tất cả Kiểu vỏ trong PDF
CH547G (SOP-16) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05
18.1 LQFP48-7*7 18.2 QFN28-4*4 70.15 #25 DOAQOHagegga ia COUN OT i. a — i= =a —_ im — —_ [ = pS 18 |8 | = a nls i — — |_| = = He ws =o aia Co #13 - = TInt aE ae Eee a spoon nag abs a oO. a.2 04 nh ne sos LQFP 1.5 TQFP |_|. 1.05

Thông số Kỹ thuật & Chi tiết Linh kiện (CH547G)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CH547G (SOP-16) là linh kiện điện tử & kết nối tiêu chuẩn 16 chân, kích thước bao hình cơ khí 9.90 × 3.90 × 1.75 mm (bước chân e = 1.27 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức USB, UART, SPI, ADC, PWM.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
40MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
9.90 × 3.90 × 1.75 mm (A1=0.15 mm)
Họ đóng gói: SOP (SOP-16)
Số lượng chân & Bước chânN / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
USB, UART, SPI, ADC, PWM
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol16 chân phân nhóm tự động
OK
IPC-7351B Land Pattern16 pads · Pitch 1.27mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (SOP-16)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
9.90 × 3.90 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.75mm · e=1.27mm
Kích thước Pad (W × L)Level B
0.60 × 1.55 mm
Số chân / Tổng số PadTopology
16P / 16Pad (DUAL_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
SOP-16
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH547G (SOP-16)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH547G (SOP-16) như thế nào?

Linh kiện CH547G do WCH sản xuất đóng gói kiểu SOP-16 gồm 16 chân với bước chân (pitch) 1.27 mm. Các chân tiêu biểu gồm: 1 (0: Chân Đa năng Vào/Ra & Ngoại vi 0 (General)), 2 (P1.4/SCS/AIN4: Chân Đa năng Vào/Ra & Ngoại vi P1.4/SCS/AIN4 (ADC)), 3 (P1.5/MOSI/PWM0_/AIN5: Chân Đa năng Vào/Ra & Ngoại vi P1.5/MOSI/PWM0_/AIN5 (SPI, ADC, PWM)), 4 (P1.6/MISO/RXD1_/AIN6: Chân Đa năng Vào/Ra & Ngoại vi P1.6/MISO/RXD1_/AIN6 (UART, SPI, ADC)), 5 (P1.7/SCK/TXD1_/AIN7: Chân Đa năng Vào/Ra & Ngoại vi P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 6 (P5.7/RST: Chân Đa năng Vào/Ra & Ngoại vi P5.7/RST (General)).

Kích thước Footprint chuẩn IPC-7351B của CH547G là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH547G (SOP-16) có kích thước danh định 3.90 × 9.90 mm, bước chân e = 1.27 mm, tổng số 16 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH547G ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH547G (WCH, SOP-16) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (16 chân) & Liên kết Biến thể Họ CH546 / CH547Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
10Digital_IOChân tín hiệu 0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): 0. Giao thức hỗ trợ: General.
2P1.4/SCS/AIN4AnalogChân tín hiệu P1.4/SCS/AIN4 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P1.4/SCS/AIN4. Giao thức hỗ trợ: ADC.
3P1.5/MOSI/PWM0_/AIN5Digital_IOChân tín hiệu P1.5/MOSI/PWM0_/AIN5 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: SPI, ADC, PWM.
4P1.6/MISO/RXD1_/AIN6Digital_IOChân tín hiệu P1.6/MISO/RXD1_/AIN6 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: UART, SPI, ADC.
5P1.7/SCK/TXD1_/AIN7Digital_IOChân tín hiệu P1.7/SCK/TXD1_/AIN7 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPI. Giao thức hỗ trợ: UART, SPI, ADC.
6P5.7/RSTDigital_IOChân tín hiệu P5.7/RST (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P5.7/RST. Giao thức hỗ trợ: General.
7P3.0/RXDDigital_IOChân tín hiệu P3.0/RXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.0/RXD. Giao thức hỗ trợ: UART.
8P3.1/TXDDigital_IOChân tín hiệu P3.1/TXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.1/TXD. Giao thức hỗ trợ: UART.
9P3.4/T0Digital_IOChân tín hiệu P3.4/T0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P3.4/T0. Giao thức hỗ trợ: General.
10P2.2/PWM3/INT0_Digital_IOChân tín hiệu P2.2/PWM3/INT0_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P2.2/PWM3/INT0_. Giao thức hỗ trợ: PWM.
11P2.4/PWM1/T2_Digital_IOChân tín hiệu P2.4/PWM1/T2_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P2.4/PWM1/T2_. Giao thức hỗ trợ: PWM.
12P5.1/DPDigital_IOChân tín hiệu P5.1/DP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P5.1/DP. Giao thức hỗ trợ: General.
13P5.0/DMDigital_IOChân tín hiệu P5.0/DM (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): P5.0/DM. Giao thức hỗ trợ: General.
14GND/VSSGNDChân nối đất (GND/VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
15VDDPower_InChân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
16V33Power_InChân cấp nguồn dương (V33) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF