![CH546L (LQFP-48(7x7)) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。](/api/v1/assets/C2923468/extracted/figures/p27_fig01.png)
![CH546L (LQFP-48(7x7)) — UART3 波特率由SBAUD3 设置产生，根据bU3SMOD 的选择分为两种情况： 当bU3SMOD=0 时，SBAUD3 = 256 - Fsys / 32 / 波特率； 当bU3SMOD=1 时，SBAUD3 = 256 - Fsys / 16 / 波特率。 UART3 中断状态寄存器(SIF3)： | 位 名称 访问 描述 复位值 | [7:2] 保留 RO 保留 000000b | 1 bU3TI RW 发送中断标志位，一个数据字节发送完后由硬件置位，需 要软件写1](/api/v1/assets/C2923468/extracted/figures/p42_fig01.png)
SOP-16 · 16P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | 0 | I/O | Multiplex-I/O- & Peripherie-Pin 0 (General) |
| 2 | P1.7 | I/O | Multiplex-I/O- & Peripherie-Pin P1.7 (General) |
| 3 | P5.7 | I/O | Multiplex-I/O- & Peripherie-Pin P5.7 (General) |
| 4 | P3.0 | I/O | Multiplex-I/O- & Peripherie-Pin P3.0 (General) |
| 5 | P4.5 | I/O | Multiplex-I/O- & Peripherie-Pin P4.5 (General) |
| 6 | P4.4 | I/O | Multiplex-I/O- & Peripherie-Pin P4.4 (General) |
| 7 | P3.1 | I/O | Multiplex-I/O- & Peripherie-Pin P3.1 (General) |
| 8 | P3.2 | I/O | Multiplex-I/O- & Peripherie-Pin P3.2 (General) |
| 9 | P3.3 | I/O | Multiplex-I/O- & Peripherie-Pin P3.3 (General) |
| 10 | P3.4 | I/O | Multiplex-I/O- & Peripherie-Pin P3.4 (General) |
| 11 | P3.5 | I/O | Multiplex-I/O- & Peripherie-Pin P3.5 (General) |
| 12 | P3.6 | I/O | Multiplex-I/O- & Peripherie-Pin P3.6 (General) |
| 13 | P3.7 | I/O | Multiplex-I/O- & Peripherie-Pin P3.7 (General) |
| 14 | P4.3 | I/O | Multiplex-I/O- & Peripherie-Pin P4.3 (General) |
| 15 | P4.2 | I/O | Multiplex-I/O- & Peripherie-Pin P4.2 (General) |
| 16 | P4.6 | I/O | Multiplex-I/O- & Peripherie-Pin P4.6 (General) |
| 17 | XO | I/O | Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK) |
| 18 | GND | GND | Masseanschluss (GND) |
| 19 | P4.1 | I/O | Multiplex-I/O- & Peripherie-Pin P4.1 (General) |
| 20 | P4.0 | I/O | Multiplex-I/O- & Peripherie-Pin P4.0 (General) |
| 21 | P2.0 | I/O | Multiplex-I/O- & Peripherie-Pin P2.0 (General) |
| 22 | P2.1 | I/O | Multiplex-I/O- & Peripherie-Pin P2.1 (General) |
| 23 | P2.2 | I/O | Multiplex-I/O- & Peripherie-Pin P2.2 (General) |
| 24 | P2.3 | I/O | Multiplex-I/O- & Peripherie-Pin P2.3 (General) |
| 25 | P2.4 | I/O | Multiplex-I/O- & Peripherie-Pin P2.4 (General) |
| 26 | P2.5 | I/O | Multiplex-I/O- & Peripherie-Pin P2.5 (General) |
| 27 | P2.6 | I/O | Multiplex-I/O- & Peripherie-Pin P2.6 (General) |
| 28 | P2.7 | I/O | Multiplex-I/O- & Peripherie-Pin P2.7 (General) |
| 29 | P5.5 | I/O | Multiplex-I/O- & Peripherie-Pin P5.5 (General) |
| 30 | P5.4 | I/O | Multiplex-I/O- & Peripherie-Pin P5.4 (General) |
| 31 | P5.1 | I/O | Multiplex-I/O- & Peripherie-Pin P5.1 (General) |
| 32 | P5.0 | I/O | Multiplex-I/O- & Peripherie-Pin P5.0 (General) |
| 33 | P0.7 | I/O | Multiplex-I/O- & Peripherie-Pin P0.7 (General) |
| 34 | P0.6 | I/O | Multiplex-I/O- & Peripherie-Pin P0.6 (General) |
| 35 | P0.5 | I/O | Multiplex-I/O- & Peripherie-Pin P0.5 (General) |
| 36 | P0.4 | I/O | Multiplex-I/O- & Peripherie-Pin P0.4 (General) |
| 37 | P0.3 | I/O | Multiplex-I/O- & Peripherie-Pin P0.3 (General) |
| 38 | P0.2 | I/O | Multiplex-I/O- & Peripherie-Pin P0.2 (General) |
| 39 | P0.1 | I/O | Multiplex-I/O- & Peripherie-Pin P0.1 (General) |
| 40 | P0.0 | I/O | Multiplex-I/O- & Peripherie-Pin P0.0 (General) |
| 41 | VDD | Power | Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic) |
| 42 | V33 | Power | Versorgungsspannungseingang (V33 — 3.3V / 5.0V Standard Logic) |
| 43 | P1.0 | I/O | Multiplex-I/O- & Peripherie-Pin P1.0 (General) |
| 44 | P1.1 | I/O | Multiplex-I/O- & Peripherie-Pin P1.1 (General) |
| 45 | P1.2 | I/O | Multiplex-I/O- & Peripherie-Pin P1.2 (General) |
| 46 | P1.3 | I/O | Multiplex-I/O- & Peripherie-Pin P1.3 (General) |
| 47 | P1.4 | I/O | Multiplex-I/O- & Peripherie-Pin P1.4 (General) |
| 48 | P1.5 | I/O | Multiplex-I/O- & Peripherie-Pin P1.5 (General) |
PIN 1 0
I/OMultiplex-I/O- & Peripherie-Pin 0 (General)
Designhinweis: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
LQFP-48(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH546 / CH547
P60 · p60_fig01EXAKTES GEHÄUSE
P1 · p01_fig011717×914px
P27 · p27_fig011757×489px
P28 · p28_fig011757×1897px
P28 · p28_fig01P28
P42 · p42_fig011757×798px
P45 · p45_fig011496×347px
P45 · p45_fig021529×357px
Elektrische Spezifikationen & Bauteildetails (CH546L)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH546L (LQFP-48(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.60 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
40MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
Gehäusefamilie: LQFP (LQFP-48(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint48 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH546 / CH547 (3)
LQFP-48(7x7) · 48P
LQFP-48(7x7) · 48P
Mechanische Abmessungen & Land Pattern (LQFP-48(7x7))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.60mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung LQFP-48(7x7) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH546L (LQFP-48(7x7))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH546L (LQFP-48(7x7))?
Das Bauteil CH546L von WCH im LQFP-48(7x7)-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (0: Multiplex-I/O- & Peripherie-Pin 0 (General)), 2 (P1.7: Multiplex-I/O- & Peripherie-Pin P1.7 (General)), 3 (P5.7: Multiplex-I/O- & Peripherie-Pin P5.7 (General)), 4 (P3.0: Multiplex-I/O- & Peripherie-Pin P3.0 (General)), 5 (P4.5: Multiplex-I/O- & Peripherie-Pin P4.5 (General)), 6 (P4.4: Multiplex-I/O- & Peripherie-Pin P4.4 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH546L?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH546L (LQFP-48(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH546L heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH546L (WCH, LQFP-48(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & CH546 / CH547 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | 0 | Digital_IO | Signalanschluss 0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: 0. Unterstützte Bus-Schnittstellen: General. |
| 2 | P1.7 | Digital_IO | Signalanschluss P1.7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.7. Unterstützte Bus-Schnittstellen: General. |
| 3 | P5.7 | Digital_IO | Signalanschluss P5.7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.7. Unterstützte Bus-Schnittstellen: General. |
| 4 | P3.0 | Digital_IO | Signalanschluss P3.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0. Unterstützte Bus-Schnittstellen: General. |
| 5 | P4.5 | Digital_IO | Signalanschluss P4.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.5. Unterstützte Bus-Schnittstellen: General. |
| 6 | P4.4 | Digital_IO | Signalanschluss P4.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.4. Unterstützte Bus-Schnittstellen: General. |
| 7 | P3.1 | Digital_IO | Signalanschluss P3.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1. Unterstützte Bus-Schnittstellen: General. |
| 8 | P3.2 | Digital_IO | Signalanschluss P3.2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.2. Unterstützte Bus-Schnittstellen: General. |
| 9 | P3.3 | Digital_IO | Signalanschluss P3.3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.3. Unterstützte Bus-Schnittstellen: General. |
| 10 | P3.4 | Digital_IO | Signalanschluss P3.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4. Unterstützte Bus-Schnittstellen: General. |
| 11 | P3.5 | Digital_IO | Signalanschluss P3.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.5. Unterstützte Bus-Schnittstellen: General. |
| 12 | P3.6 | Digital_IO | Signalanschluss P3.6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.6. Unterstützte Bus-Schnittstellen: General. |
| 13 | P3.7 | Digital_IO | Signalanschluss P3.7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.7. Unterstützte Bus-Schnittstellen: General. |
| 14 | P4.3 | Digital_IO | Signalanschluss P4.3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.3. Unterstützte Bus-Schnittstellen: General. |
| 15 | P4.2 | Digital_IO | Signalanschluss P4.2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.2. Unterstützte Bus-Schnittstellen: General. |
| 16 | P4.6 | Digital_IO | Signalanschluss P4.6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.6. Unterstützte Bus-Schnittstellen: General. |
| 17 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 18 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 19 | P4.1 | Digital_IO | Signalanschluss P4.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.1. Unterstützte Bus-Schnittstellen: General. |
| 20 | P4.0 | Digital_IO | Signalanschluss P4.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P4.0. Unterstützte Bus-Schnittstellen: General. |
| 21 | P2.0 | Digital_IO | Signalanschluss P2.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.0. Unterstützte Bus-Schnittstellen: General. |
| 22 | P2.1 | Digital_IO | Signalanschluss P2.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.1. Unterstützte Bus-Schnittstellen: General. |
| 23 | P2.2 | Digital_IO | Signalanschluss P2.2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.2. Unterstützte Bus-Schnittstellen: General. |
| 24 | P2.3 | Digital_IO | Signalanschluss P2.3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.3. Unterstützte Bus-Schnittstellen: General. |
| 25 | P2.4 | Digital_IO | Signalanschluss P2.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.4. Unterstützte Bus-Schnittstellen: General. |
| 26 | P2.5 | Digital_IO | Signalanschluss P2.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.5. Unterstützte Bus-Schnittstellen: General. |
| 27 | P2.6 | Digital_IO | Signalanschluss P2.6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.6. Unterstützte Bus-Schnittstellen: General. |
| 28 | P2.7 | Digital_IO | Signalanschluss P2.7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P2.7. Unterstützte Bus-Schnittstellen: General. |
| 29 | P5.5 | Digital_IO | Signalanschluss P5.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.5. Unterstützte Bus-Schnittstellen: General. |
| 30 | P5.4 | Digital_IO | Signalanschluss P5.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.4. Unterstützte Bus-Schnittstellen: General. |
| 31 | P5.1 | Digital_IO | Signalanschluss P5.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.1. Unterstützte Bus-Schnittstellen: General. |
| 32 | P5.0 | Digital_IO | Signalanschluss P5.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P5.0. Unterstützte Bus-Schnittstellen: General. |
| 33 | P0.7 | Digital_IO | Signalanschluss P0.7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.7. Unterstützte Bus-Schnittstellen: General. |
| 34 | P0.6 | Digital_IO | Signalanschluss P0.6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.6. Unterstützte Bus-Schnittstellen: General. |
| 35 | P0.5 | Digital_IO | Signalanschluss P0.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.5. Unterstützte Bus-Schnittstellen: General. |
| 36 | P0.4 | Digital_IO | Signalanschluss P0.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.4. Unterstützte Bus-Schnittstellen: General. |
| 37 | P0.3 | Digital_IO | Signalanschluss P0.3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.3. Unterstützte Bus-Schnittstellen: General. |
| 38 | P0.2 | Digital_IO | Signalanschluss P0.2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.2. Unterstützte Bus-Schnittstellen: General. |
| 39 | P0.1 | Digital_IO | Signalanschluss P0.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.1. Unterstützte Bus-Schnittstellen: General. |
| 40 | P0.0 | Digital_IO | Signalanschluss P0.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P0.0. Unterstützte Bus-Schnittstellen: General. |
| 41 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 42 | V33 | Power_In | Positiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 43 | P1.0 | Digital_IO | Signalanschluss P1.0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.0. Unterstützte Bus-Schnittstellen: General. |
| 44 | P1.1 | Digital_IO | Signalanschluss P1.1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.1. Unterstützte Bus-Schnittstellen: General. |
| 45 | P1.2 | Digital_IO | Signalanschluss P1.2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.2. Unterstützte Bus-Schnittstellen: General. |
| 46 | P1.3 | Digital_IO | Signalanschluss P1.3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.3. Unterstützte Bus-Schnittstellen: General. |
| 47 | P1.4 | Digital_IO | Signalanschluss P1.4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.4. Unterstützte Bus-Schnittstellen: General. |
| 48 | P1.5 | Digital_IO | Signalanschluss P1.5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.5. Unterstützte Bus-Schnittstellen: General. |