CH481D (QFN-20(2.5x4.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH481D

WCHID: C54891604QFN-20(2.5x4.5) · 21 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH481D (QFN-20(2.5x4.5))1EN#2IO233V34GND5VDD6IO37NC8SEL9VDD10GND11IO621GND20VDD19GND18IO1917IO816IO1815IO1714IO1613IO1512IO7Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.220.315.210.25.10-5.1-10.2-15.2-20.3mm
2. 2Dフットプリント
123456789101112131415161718192021E=2.50mm · Pitch e=0.50mmD=4.50mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 2.50mm × 4.50mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (21/21)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1EN#I/OマルチプレクスI/O・ペリフェラル端子 EN# (General)
2IO2I/OGeneral Purpose Digital I/O Pin IO2
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4GNDGNDグラウンド基準端子 (GND)
5VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
6IO3I/OGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNCNo Connect (Leave Floating)
8SELI/OマルチプレクスI/O・ペリフェラル端子 SEL (General)
9VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
10GNDGNDグラウンド基準端子 (GND)
11IO6I/OGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12IO7I/OGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17IO8I/OGPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19GNDGNDグラウンド基準端子 (GND)
20VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
21GNDGNDグラウンド基準端子 (GND)
PIN 1 EN#
I/O
マルチプレクスI/O・ペリフェラル端子 EN# (General)
設計上の注意点: 全局使能输入 低电平有效 高电平断开且下电 , ;
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH481D (WCH · QFN-20(2.5x4.5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH481D (QFN-20(2.5x4.5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH481D (QFN-20(2.5x4.5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (21ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH481D (QFN-20(2.5x4.5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH481D (QFN-20(2.5x4.5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-20(2.5x4.5) · 2.50×4.50mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH481D (QFN-20(2.5x4.5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (21 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH481D (QFN-20(2.5x4.5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
CH481 / CH482 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P12 · p12_fig01パッケージ完全一致
CH481D (QFN-20(2.5x4.5)) — 版本:2 12
版本:2 12
P1 · p01_fig01245×132px
CH481D (QFN-20(2.5x4.5)) — 2 差分通道二选一、四刀双掷超高速模拟开关CH482A/C/D/X
2 差分通道二选一、四刀双掷超高速模拟开关CH482A/C/D/X
P2 · p02_fig011712×2596px
CH481D (QFN-20(2.5x4.5)) — 版本:2 2
版本:2 2
P2 · p02_fig01P2
CH481D (QFN-20(2.5x4.5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P5 · p05_fig011729×2546px
CH481D (QFN-20(2.5x4.5)) — 版本:2 5
版本:2 5
P12 · p12_fig01P12
CH481D (QFN-20(2.5x4.5)) — Datasheet Page 12 (p12_fig01)
Datasheet Page 12 (p12_fig01)
P13 · p13_fig011704×2518px
CH481D (QFN-20(2.5x4.5)) — 版本:2 13
版本:2 13
P14 · p14_fig011701×1868px
CH481D (QFN-20(2.5x4.5)) — 6.8. CH483/486 高速通道时序参数(测试条件:TA=25℃,VDDH=VDD=3.3V,VCM=0V)
6.8. CH483/486 高速通道时序参数(测试条件:TA=25℃,VDDH=VDD=3.3V,VCM=0V)

電気仕様 & 部品詳細スペック (CH481D)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH481D (QFN-20(2.5x4.5)) は 20 ピンの標準電子部品・コネクタで、パッケージ外形は 2.50 × 4.50 × 0.85 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
1MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
2.50 × 4.50 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-20(2.5x4.5))
ピン数・リードピッチN / e
20 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル21 ピン自動バス分類
OK
IPC-7351B フットプリント21 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.00×1.00mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH481 / CH482 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN-20(2.5x4.5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.50 × 2.50 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.67 mm
ピン数 / 総パッド数Topology
21P / 21Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-20(2.5x4.5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH481D (QFN-20(2.5x4.5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH481D (QFN-20(2.5x4.5)) のピン配置 (Pinout) および電源電圧仕様は?

WCH 製 CH481D (QFN-20(2.5x4.5) パッケージ) は全 21 ピン構成で、ピンピッチは 0.50 mm です。主なピン:1 (EN#: マルチプレクスI/O・ペリフェラル端子 EN# (General)), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (GND: グラウンド基準端子 (GND)), 5 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 6 (IO3: GPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap))。

CH481D の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH481D (QFN-20(2.5x4.5)) の本体外形は 2.50 × 4.50 mm、ピッチ e = 0.50 mm、合計 21 パッドで構成されています(中央放熱パッド EPAD 3.00 × 1.00 mm、IPC-7525 60% 開口ペーストマスク付き)。

CH481D の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH481D (WCH, QFN-20(2.5x4.5)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (21 ピン) & CH481 / CH482 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1EN#Digital_IO信号端子 EN#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: EN#。対応バス/インターフェース: General。
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
6IO3Digital_IOGPIO3 / RTC_GPIO3 / TOUCH3 / ADC1_CH2 (JTAG Source Strap)
7NCNo_ConnectNo Connect (Leave Floating)
8SELDigital_IO信号端子 SEL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SEL。対応バス/インターフェース: General。
9VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
10GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
11IO6Digital_IOGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12IO7Digital_IOGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17IO8Digital_IOGPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
20VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
21GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。