ChipDocs.org
⌘K
2284 部品PDFアップロード
CH398X5 (QFN-40E(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH398X5

WCHID: C55013891QFN-40E(5x5) · 41 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH398X5 (QFN-40E(5x5))1MDI0P2ETH3AVDDK4ETH5ETH6MDI2P7MDI2N8AVDDK9MDI3P10MDI3N11AVDD3312USB313USB314P P15USB316USB317USB218USB219DVDDK20P P21NC41GND40P P39P P38P P37AVDDK36XO35XI34P P33VDD3332LED031NC30LED129P28P27VDD526P25SUSP#/CFG24LED223NC22P PGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.233.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041E=5.00mm · Pitch e=0.40mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (41/41)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1MDI0PI/OマルチプレクスI/O・ペリフェラル端子 MDI0P (General)
2ETHI/OマルチプレクスI/O・ペリフェラル端子 ETH (General)
3AVDDKPower電源供給入力 (AVDDK — 3.3V / 5.0V Standard Logic)
4ETHI/OマルチプレクスI/O・ペリフェラル端子 ETH (General)
5ETHI/OマルチプレクスI/O・ペリフェラル端子 ETH (General)
6MDI2PI/OマルチプレクスI/O・ペリフェラル端子 MDI2P (General)
7MDI2NI/OマルチプレクスI/O・ペリフェラル端子 MDI2N (General)
8AVDDKPower電源供給入力 (AVDDK — 3.3V / 5.0V Standard Logic)
9MDI3PI/OマルチプレクスI/O・ペリフェラル端子 MDI3P (General)
10MDI3NI/OマルチプレクスI/O・ペリフェラル端子 MDI3N (General)
11AVDD33Power電源供給入力 (AVDD33 — 3.3V / 5.0V Standard Logic)
12USB3I/OマルチプレクスI/O・ペリフェラル端子 USB3 (USB)
13USB3I/OマルチプレクスI/O・ペリフェラル端子 USB3 (USB)
14P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
15USB3I/OマルチプレクスI/O・ペリフェラル端子 USB3 (USB)
16USB3I/OマルチプレクスI/O・ペリフェラル端子 USB3 (USB)
17USB2I/OマルチプレクスI/O・ペリフェラル端子 USB2 (USB)
18USB2I/OマルチプレクスI/O・ペリフェラル端子 USB2 (USB)
19DVDDKPower電源供給入力 (DVDDK — 3.3V / 5.0V Standard Logic)
20P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
21NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
22P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
23NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
24LED2I/OマルチプレクスI/O・ペリフェラル端子 LED2 (General)
25SUSP#/CFGI/OマルチプレクスI/O・ペリフェラル端子 SUSP#/CFG (General)
26PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
27VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
28PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
29PI/OマルチプレクスI/O・ペリフェラル端子 P (General)
30LED1I/OマルチプレクスI/O・ペリフェラル端子 LED1 (General)
31NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
32LED0I/OマルチプレクスI/O・ペリフェラル端子 LED0 (General)
33VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
34P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
35XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
36XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
37AVDDKPower電源供給入力 (AVDDK — 3.3V / 5.0V Standard Logic)
38P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
39P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
40P PI/OマルチプレクスI/O・ペリフェラル端子 P P (General)
41GNDGNDグラウンド基準端子 (GND)
PIN 1 MDI0P
I/O
マルチプレクスI/O・ペリフェラル端子 MDI0P (General)
設計上の注意点: Signal terminal MDI0P (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: MDI0P. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH398X5 (WCH · QFN-40E(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH398X5 (QFN-40E(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH398X5 (QFN-40E(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (41ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH398X5 (QFN-40E(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH398X5 (QFN-40E(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-40E(5x5) · 5.00×5.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH398X5 (QFN-40E(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (41 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH398X5 (QFN-40E(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
CH398 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P2 · p02_fig01パッケージ完全一致
CH398X5 (QFN-40E(5x5)) — 4、引脚定义
4、引脚定义
P2 · p02_fig02パッケージ完全一致
CH398X5 (QFN-40E(5x5)) — V1.4 2
V1.4 2
P6 · p06_fig011723×1131px
CH398X5 (QFN-40E(5x5)) — 注：VDD33、AVDD33、AVDDK 以及DVDDK 在芯片封装中有多个引脚，同名电源引脚短接，VDD33 与AVDD33
注：VDD33、AVDD33、AVDDK 以及DVDDK 在芯片封装中有多个引脚，同名电源引脚短接，VDD33 与AVDD33
P8 · p08_fig011707×1058px
CH398X5 (QFN-40E(5x5)) — 图5-2-3 单一3.3V 非DCDC 供电方案示意图
图5-2-3 单一3.3V 非DCDC 供电方案示意图
P14 · p14_fig011613×2017px
CH398X5 (QFN-40E(5x5)) — 图8-1 USB 以太网桥接芯片CH398X 应用参考 VDD5
图8-1 USB 以太网桥接芯片CH398X 应用参考 VDD5
P14 · p14_fig01P14
CH398X5 (QFN-40E(5x5)) — Datasheet Page 14 (p14_fig01)
Datasheet Page 14 (p14_fig01)

電気仕様 & 部品詳細スペック (CH398X5)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH398X5 (QFN-40E(5x5)) は 40 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-40E(5x5))
ピン数・リードピッチN / e
40 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル41 ピン自動バス分類
OK
IPC-7351B フットプリント41 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.50×3.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-40E(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
41P / 41Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-40E(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH398X5 (QFN-40E(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH398X5 (QFN-40E(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH398X5 (QFN-40E(5x5) パッケージ) は全 41 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (MDI0P: マルチプレクスI/O・ペリフェラル端子 MDI0P (General)), 2 (ETH: マルチプレクスI/O・ペリフェラル端子 ETH (General)), 3 (AVDDK: 電源供給入力 (AVDDK — 3.3V / 5.0V Standard Logic)), 4 (ETH: マルチプレクスI/O・ペリフェラル端子 ETH (General)), 5 (ETH: マルチプレクスI/O・ペリフェラル端子 ETH (General)), 6 (MDI2P: マルチプレクスI/O・ペリフェラル端子 MDI2P (General))。

CH398X5 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH398X5 (QFN-40E(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.40 mm、合計 41 パッドで構成されています（中央放熱パッド EPAD 3.50 × 3.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH398X5 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH398X5 (WCH, QFN-40E(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (41 ピン) & CH398 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1MDI0PDigital_IO信号端子 MDI0P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDI0P。対応バス/インターフェース: General。
2ETHDigital_IO信号端子 ETH（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ETH。対応バス/インターフェース: General。
3AVDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDK、最大定格: 5.5V) です。
4ETHDigital_IO信号端子 ETH（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ETH。対応バス/インターフェース: General。
5ETHDigital_IO信号端子 ETH（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ETH。対応バス/インターフェース: General。
6MDI2PDigital_IO信号端子 MDI2P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDI2P。対応バス/インターフェース: General。
7MDI2NDigital_IO信号端子 MDI2N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDI2N。対応バス/インターフェース: General。
8AVDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDK、最大定格: 5.5V) です。
9MDI3PDigital_IO信号端子 MDI3P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDI3P。対応バス/インターフェース: General。
10MDI3NDigital_IO信号端子 MDI3N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDI3N。対応バス/インターフェース: General。
11AVDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD33、最大定格: 5.5V) です。
12USB3Digital_IO信号端子 USB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USB3。対応バス/インターフェース: USB。
13USB3Digital_IO信号端子 USB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USB3。対応バス/インターフェース: USB。
14P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
15USB3Digital_IO信号端子 USB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USB3。対応バス/インターフェース: USB。
16USB3Digital_IO信号端子 USB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USB3。対応バス/インターフェース: USB。
17USB2Digital_IO信号端子 USB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USB2。対応バス/インターフェース: USB。
18USB2Digital_IO信号端子 USB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: USB2。対応バス/インターフェース: USB。
19DVDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (DVDDK、最大定格: 5.5V) です。
20P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
21NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
22P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
23NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
24LED2Digital_IO信号端子 LED2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED2。対応バス/インターフェース: General。
25SUSP#/CFGDigital_IO信号端子 SUSP#/CFG（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SUSP#/CFG。対応バス/インターフェース: General。
26PDigital_IO信号端子 P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P。対応バス/インターフェース: General。
27VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
28PDigital_IO信号端子 P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P。対応バス/インターフェース: General。
29PDigital_IO信号端子 P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P。対応バス/インターフェース: General。
30LED1Digital_IO信号端子 LED1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED1。対応バス/インターフェース: General。
31NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
32LED0Digital_IO信号端子 LED0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LED0。対応バス/インターフェース: General。
33VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
34P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
35XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
36XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
37AVDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDDK、最大定格: 5.5V) です。
38P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
39P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
40P PDigital_IO信号端子 P P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P P。対応バス/インターフェース: General。
41GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード