ChipDocs.org
⌘K
2284 部品PDFアップロード
CH347F (QFN-28(4X4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH347F

WCHID: C18221627QFN-28(4X4) · 29 ピン · Pitch 0.50mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH347F (QFN-28(4X4))1XI2CTS13TXD14RXD15SCS06SCK7TDO8TDI9SCS110DTR1/TNOW111RI0/GPIO312TMS GPIO13RTS114SCK15ACT29PAD28UD+27UD-26SWDIO25GPIO624GPIO523SWDCLK22RXD021VCC20GND19TXD018RTS017CTS016MOSIGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.225.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
2CTS1I/OマルチプレクスI/O・ペリフェラル端子 CTS1 (UART)
3TXD1I/OTXD1 (UART)
4RXD1I/ORXD1 (UART)
5SCS0I/OマルチプレクスI/O・ペリフェラル端子 SCS0 (General)
6SCKI/OマルチプレクスI/O・ペリフェラル端子 SCK (SPI)
7TDOI/OマルチプレクスI/O・ペリフェラル端子 TDO (SWD/JTAG)
8TDII/OマルチプレクスI/O・ペリフェラル端子 TDI (SWD/JTAG)
9SCS1I/OマルチプレクスI/O・ペリフェラル端子 SCS1 (General)
10DTR1/TNOW1I/OマルチプレクスI/O・ペリフェラル端子 DTR1/TNOW1 (UART)
11RI0/GPIO3I/OマルチプレクスI/O・ペリフェラル端子 RI0/GPIO3 (UART)
12TMS GPIOI/OマルチプレクスI/O・ペリフェラル端子 TMS GPIO (SWD/JTAG)
13RTS1I/OマルチプレクスI/O・ペリフェラル端子 RTS1 (UART)
14SCKI/OマルチプレクスI/O・ペリフェラル端子 SCK (SPI)
15ACTI/OマルチプレクスI/O・ペリフェラル端子 ACT (USB, UART)
16MOSII/OマルチプレクスI/O・ペリフェラル端子 MOSI (SPI)
17CTS0I/OマルチプレクスI/O・ペリフェラル端子 CTS0 (UART)
18RTS0I/OマルチプレクスI/O・ペリフェラル端子 RTS0 (UART)
19TXD0I/OTXD0 (UART)
20GNDGNDグラウンド基準端子 (GND)
21VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
22RXD0I/ORXD0 (UART)
23SWDCLKI/OマルチプレクスI/O・ペリフェラル端子 SWDCLK (General)
24GPIO5I/OマルチプレクスI/O・ペリフェラル端子 GPIO5 (General)
25GPIO6I/OマルチプレクスI/O・ペリフェラル端子 GPIO6 (General)
26SWDIOI/OマルチプレクスI/O・ペリフェラル端子 SWDIO (SWD/JTAG)
27UD-I/OマルチプレクスI/O・ペリフェラル端子 UD- (USB)
28UD+I/OマルチプレクスI/O・ペリフェラル端子 UD+ (USB)
29PADI/OマルチプレクスI/O・ペリフェラル端子 PAD (General)
PIN 1 XI
I/O
マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
設計上の注意点: Signal terminal XI (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: XI. Supported peripheral buses: RTC/CLK.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH347F (WCH · QFN-28(4X4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH347F (QFN-28(4X4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH347F (QFN-28(4X4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH347F (QFN-28(4X4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH347F (QFN-28(4X4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-28(4X4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH347F (QFN-28(4X4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH347F (QFN-28(4X4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
CH347 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P3 · p03_fig01パッケージ完全一致
CH347F (QFN-28(4X4)) — 3、引脚排列
3、引脚排列
P3 · p03_fig02パッケージ完全一致
CH347F (QFN-28(4X4)) — V1.4 3
V1.4 3
P8 · p08_fig01パッケージ完全一致
CH347F (QFN-28(4X4)) — 5.2 工作模式说明
5.2 工作模式说明
P13 · p13_fig01パッケージ完全一致
CH347F (QFN-28(4X4)) — 图8-1 USB 转双UART+I2C+SPI+JTAG 五合一的参考电路图
图8-1 USB 转双UART+I2C+SPI+JTAG 五合一的参考电路图
P1 · p01_fig011508×609px
CH347F (QFN-28(4X4)) — 图1-1 系统框图 2、特点 2.1 概述
图1-1 系统框图 2、特点 2.1 概述
P3 · p03_fig01P3
CH347F (QFN-28(4X4)) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011653×531px
CH347F (QFN-28(4X4)) — 引脚号 引脚名称 类型 引脚说明
引脚号 引脚名称 类型 引脚说明
P4 · p04_fig021699×466px
CH347F (QFN-28(4X4)) — 引脚号 引脚名称 类型 引脚说明
引脚号 引脚名称 类型 引脚说明
P4 · p04_fig031699×435px
CH347F (QFN-28(4X4)) — 26 SWDIO I/O (FT) SWD 接口的数据引脚
26 SWDIO I/O (FT) SWD 接口的数据引脚
P13 · p13_fig01P13
CH347F (QFN-28(4X4)) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P5 · p05_fig01PDF 内の全パッケージ
CH347F (QFN-28(4X4)) — V1.4 5
V1.4 5

電気仕様 & 部品詳細スペック (CH347F)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH347F (QFN-28(4X4)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, JTAG / SWD, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28(4X4))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, JTAG / SWD, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル29 ピン自動バス分類
OK
IPC-7351B フットプリント29 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.70×2.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-28(4X4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-28(4X4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH347F (QFN-28(4X4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH347F (QFN-28(4X4)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH347F (QFN-28(4X4) パッケージ) は全 29 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 2 (CTS1: マルチプレクスI/O・ペリフェラル端子 CTS1 (UART)), 3 (TXD1: TXD1 (UART)), 4 (RXD1: RXD1 (UART)), 5 (SCS0: マルチプレクスI/O・ペリフェラル端子 SCS0 (General)), 6 (SCK: マルチプレクスI/O・ペリフェラル端子 SCK (SPI))。

CH347F の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH347F (QFN-28(4X4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 2.70 × 2.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH347F の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH347F (WCH, QFN-28(4X4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & CH347 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
2CTS1Digital_IO信号端子 CTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS1。対応バス/インターフェース: UART。
3TXD1Digital_IO非同期UARTシリアルデータ出力 (TXD)。ターゲットMCUのRXDピンに交差接続します。
4RXD1Digital_IO制御可能なプルアップ/プルダウン抵抗を内蔵した非同期UARTシリアルデータ入力 (RXD)。
5SCS0Digital_IO信号端子 SCS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS0。対応バス/インターフェース: General。
6SCKDigital_IO信号端子 SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。
7TDODigital_IO信号端子 TDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TDO。対応バス/インターフェース: SWD/JTAG。
8TDIDigital_IO信号端子 TDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TDI。対応バス/インターフェース: SWD/JTAG。
9SCS1Digital_IO信号端子 SCS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCS1。対応バス/インターフェース: General。
10DTR1/TNOW1Digital_IO信号端子 DTR1/TNOW1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR1/TNOW1。対応バス/インターフェース: UART。
11RI0/GPIO3Digital_IO信号端子 RI0/GPIO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI0/GPIO3。対応バス/インターフェース: UART。
12TMS GPIODigital_IO信号端子 TMS GPIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TMS GPIO。対応バス/インターフェース: SWD/JTAG。
13RTS1Digital_IO信号端子 RTS1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS1。対応バス/インターフェース: UART。
14SCKDigital_IO信号端子 SCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。
15ACTDigital_IO信号端子 ACT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ACT。対応バス/インターフェース: USB, UART。
16MOSIDigital_IO信号端子 MOSI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MOSI。対応バス/インターフェース: SPI。
17CTS0Digital_IO信号端子 CTS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS0。対応バス/インターフェース: UART。
18RTS0Digital_IO信号端子 RTS0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS0。対応バス/インターフェース: UART。
19TXD0Digital_IO非同期UARTシリアルデータ出力 (TXD)。ターゲットMCUのRXDピンに交差接続します。
20GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
21VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
22RXD0Digital_IO制御可能なプルアップ/プルダウン抵抗を内蔵した非同期UARTシリアルデータ入力 (RXD)。
23SWDCLKDigital_IO信号端子 SWDCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SWDCLK。対応バス/インターフェース: General。
24GPIO5Digital_IO信号端子 GPIO5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO5。対応バス/インターフェース: General。
25GPIO6Digital_IO信号端子 GPIO6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO6。対応バス/インターフェース: General。
26SWDIODigital_IO信号端子 SWDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SWDIO。対応バス/インターフェース: SWD/JTAG。
27UD-Digital_IO信号端子 UD-（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UD-。対応バス/インターフェース: USB。
28UD+Digital_IO信号端子 UD+（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UD+。対応バス/インターフェース: USB。
29PADDigital_IO信号端子 PAD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PAD。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード