ChipDocs.org
⌘K
2284 器件上传PDF
CH32V208CBU6 (QFN-48(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32V208CBU6

WCHID: C5713556QFN-48(5x5) · 49 引脚 · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH32V208CBU6 (QFN-48(5x5))1PC13/TAMPER_2PC14/OSC32IN3PC15/OSC32OU4VSSA5OSC_IN6OSC_OUT7NRST8VDDA9PA0/WKUP/ADC10PA1/ADC111PA2/ADC212PA3/ADC313PA4/ADC414PA5/ADC515PA6/ADC616PA7/ADC717PB0/ADC818PB1/ADC919PB2/BOOT120PB1021PB1122VDD_VIO_123PB1224PB1325PB1449EP48VBAT47VDD_VIO_346VSS_345PB944PB843BOOT042PB7/USB2DP41PB6/USB2DM40PB539PB438PB337PA1536PA14/SWCLK35VSS_234ANT33VINTA32PA13/SWDIO31PA12/USB1DP30PA11/USB1DM29PA1028PA927PA826PB15Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D封装焊盘
12345678910252627282930313233342423222120191817161514131211484746454443424140393837363549E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D实体模型
封装外形: 5.00mm × 5.00mm · 间距 Pitch: 0.35mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (49/49)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1PC13/TAMPER_RTCI/O多功能复用 I/O 与外设引脚 PC13/TAMPER_RTC (RTC/CLK)
2PC14/OSC32INI/O多功能复用 I/O 与外设引脚 PC14/OSC32IN (RTC/CLK)
3PC15/OSC32OUTI/O多功能复用 I/O 与外设引脚 PC15/OSC32OUT (RTC/CLK)
4VSSAGND电源参考地引脚 (VSSA)
5OSC_INI/O多功能复用 I/O 与外设引脚 OSC_IN (RTC/CLK)
6OSC_OUTI/O多功能复用 I/O 与外设引脚 OSC_OUT (RTC/CLK)
7NRSTI系统复位 / 芯片使能引脚 (NRST)
8VDDAPower正电源供电引脚 (VDDA — 3.3V / 5.0V Standard Logic)
9PA0/WKUP/ADC0I/O多功能复用 I/O 与外设引脚 PA0/WKUP/ADC0 (ADC)
10PA1/ADC1I/O多功能复用 I/O 与外设引脚 PA1/ADC1 (ADC)
11PA2/ADC2I/O多功能复用 I/O 与外设引脚 PA2/ADC2 (ADC)
12PA3/ADC3I/O多功能复用 I/O 与外设引脚 PA3/ADC3 (ADC)
13PA4/ADC4I/O多功能复用 I/O 与外设引脚 PA4/ADC4 (ADC)
14PA5/ADC5I/O多功能复用 I/O 与外设引脚 PA5/ADC5 (ADC)
15PA6/ADC6I/O多功能复用 I/O 与外设引脚 PA6/ADC6 (ADC)
16PA7/ADC7I/O多功能复用 I/O 与外设引脚 PA7/ADC7 (ADC)
17PB0/ADC8I/O多功能复用 I/O 与外设引脚 PB0/ADC8 (ADC)
18PB1/ADC9I/O多功能复用 I/O 与外设引脚 PB1/ADC9 (ADC)
19PB2/BOOT1I/O多功能复用 I/O 与外设引脚 PB2/BOOT1 (General)
20PB10I/O多功能复用 I/O 与外设引脚 PB10 (General)
21PB11I/O多功能复用 I/O 与外设引脚 PB11 (General)
22VDD_VIO_1Power正电源供电引脚 (VDD_VIO_1 — 3.3V / 5.0V Standard Logic)
23PB12I/O多功能复用 I/O 与外设引脚 PB12 (General)
24PB13I/O多功能复用 I/O 与外设引脚 PB13 (General)
25PB14I/O多功能复用 I/O 与外设引脚 PB14 (General)
26PB15I/O多功能复用 I/O 与外设引脚 PB15 (General)
27PA8I/O多功能复用 I/O 与外设引脚 PA8 (General)
28PA9I/O多功能复用 I/O 与外设引脚 PA9 (General)
29PA10I/O多功能复用 I/O 与外设引脚 PA10 (General)
30PA11/USB1DMI/O多功能复用 I/O 与外设引脚 PA11/USB1DM (USB)
31PA12/USB1DPI/O多功能复用 I/O 与外设引脚 PA12/USB1DP (USB)
32PA13/SWDIOI/O多功能复用 I/O 与外设引脚 PA13/SWDIO (SWD/JTAG)
33VINTAPower正电源供电引脚 (VINTA — 3.3V / 5.0V Standard Logic)
34ANTI/O多功能复用 I/O 与外设引脚 ANT (General)
35VSS_2GND电源参考地引脚 (VSS_2)
36PA14/SWCLKI/O多功能复用 I/O 与外设引脚 PA14/SWCLK (SWD/JTAG)
37PA15I/O多功能复用 I/O 与外设引脚 PA15 (General)
38PB3I/O多功能复用 I/O 与外设引脚 PB3 (General)
39PB4I/O多功能复用 I/O 与外设引脚 PB4 (General)
40PB5I/O多功能复用 I/O 与外设引脚 PB5 (General)
41PB6/USB2DMI/O多功能复用 I/O 与外设引脚 PB6/USB2DM (USB)
42PB7/USB2DPI/O多功能复用 I/O 与外设引脚 PB7/USB2DP (USB)
43BOOT0I仅输入引脚 BOOT0 (General)
44PB8I/O多功能复用 I/O 与外设引脚 PB8 (General)
45PB9I/O多功能复用 I/O 与外设引脚 PB9 (General)
46VSS_3GND电源参考地引脚 (VSS_3)
47VDD_VIO_3Power正电源供电引脚 (VDD_VIO_3 — 3.3V / 5.0V Standard Logic)
48VBATPower正电源供电引脚 (VBAT — 3.3V / 5.0V Standard Logic)
49EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 PC13/TAMPER_RTC
I/O
多功能复用 I/O 与外设引脚 PC13/TAMPER_RTC (RTC/CLK)
PCB布线建议: Signal terminal PC13/TAMPER_RTC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PC13/TAMPER_RTC. Supported peripheral buses: RTC/CLK.
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 27 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH32V208CBU6 (WCH · QFN-48(5x5))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH32V208CBU6 (QFN-48(5x5)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH32V208CBU6 (QFN-48(5x5)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (49 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH32V208CBU6 (QFN-48(5x5)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH32V208CBU6 (QFN-48(5x5)) - 4. 封装机械外形图 (D×E×A)
QFN-48(5x5) · 5.00×5.00mm · 节距 0.35mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH32V208CBU6 (QFN-48(5x5)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (49 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH32V208CBU6 (QFN-48(5x5)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (27 张图纸 · 第 1/3 页)
显示第 1–12 张，共 27 张完整原图 (来自 CH32V208 / CH32V305 / CH32V307 系列)
P1 · p01_fig01278×171px
CH32V208CBU6 (QFN-48(5x5)) — Overview
Overview
P2 · p02_fig011853×1606px
CH32V208CBU6 (QFN-48(5x5)) — CH32F20x serial products overview | Low-and-medium-density | general (F203) High-density general (F203) Connectivity | (F205) | Interconnectivity | (F207) | Wireless | (F208) | 32K Flash 64K Flash 128K Flash 256K Flash 128K Flash 256K Flash
CH32F20x serial products overview | Low-and-medium-density | general (F203) High-density general (F203) Connectivity | (F205) | Interconnectivity | (F207) | Wireless | (F208) | 32K Flash 64K Flash 128K Flash 256K Flash 128K Flash 256K Flash
P149 · p149_fig011790×852px
CH32V208CBU6 (QFN-48(5x5)) — 10.3.2.4 External Interrupt Configuration Register2 (AFIO_EXTICR2) Offset address: 0x0C
10.3.2.4 External Interrupt Configuration Register2 (AFIO_EXTICR2) Offset address: 0x0C
P149 · p149_fig021790×978px
CH32V208CBU6 (QFN-48(5x5)) — 10.3.2.5 External Interrupt Configuration Register3 (AFIO_EXTICR3) Offset address: 0x10
10.3.2.5 External Interrupt Configuration Register3 (AFIO_EXTICR3) Offset address: 0x10
P149 · p149_fig031790×465px
CH32V208CBU6 (QFN-48(5x5)) — V2.2 145
V2.2 145
P334 · p334_fig011614×599px
CH32V208CBU6 (QFN-48(5x5)) — Figure 20-15 Audio sampling frequency definition
Figure 20-15 Audio sampling frequency definition
P334 · p334_fig021491×762px
CH32V208CBU6 (QFN-48(5x5)) — Figure 20-16 I2S clock generator structure
Figure 20-16 I2S clock generator structure
P484 · p484_fig011740×728px
CH32V208CBU6 (QFN-48(5x5)) — Figure 27-2 Block diagram of Ethernet Transceiver
Figure 27-2 Block diagram of Ethernet Transceiver
P484 · p484_fig021771×1288px
CH32V208CBU6 (QFN-48(5x5)) — V2.2 480
V2.2 480
P484 · p484_fig02P484
CH32V208CBU6 (QFN-48(5x5)) — Datasheet Page 484 (p484_fig02)
Datasheet Page 484 (p484_fig02)
P492 · p492_fig011589×1146px
CH32V208CBU6 (QFN-48(5x5)) — Figure 27-8 Ethernet peripheral clock tree
Figure 27-8 Ethernet peripheral clock tree
P492 · p492_fig02720×379px
CH32V208CBU6 (QFN-48(5x5)) — NIAC GTXC RGMII_EN }-—» GRXC ETH1G_EN PLL2VCO ETH1G_125M PLL3VCO ETH1G_SRC RGMIII interface
NIAC GTXC RGMII_EN }-—» GRXC ETH1G_EN PLL2VCO ETH1G_125M PLL3VCO ETH1G_SRC RGMIII interface
第 1 / 3 页 (共 27 张提取图纸)

电气参数与元器件规格详情 (CH32V208CBU6)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
嵌入式微控制器芯片 (MCU)
详细概述:CH32V208CBU6 (QFN-48(5x5)) 是一款 48 引脚的嵌入式微控制器芯片 (MCU)，机械封装尺寸为 5.00 × 5.00 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 3.0V ~ 3.6V (Typ 3.3V)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 UART, SPI, I2C, I2S, ADC, DAC, SDIO, RTC/CLK, SWD/JTAG, USB 通信接口。
工作电源电压范围V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
8MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
封装类型：QFN (QFN-48(5x5))
引脚总数与中心间距N / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
UART, SPI, I2C, I2S, ADC, DAC, SDIO, RTC/CLK, SWD/JTAG, USB
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: 启动配置引脚警告 (PB2/BOOT1, BOOT0)：上电复位期间请勿外接冲突的强上拉或下拉电阻。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号49 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘49 个焊盘 · 节距 0.35mm
OK
IPC-7525 60% 钢网开窗EPAD 3.70×3.70mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified
IPC-7351B

同系列衍生型号与共享规格书器件 — CH32V208 / CH32V305 / CH32V307 (15)

选择同系列的其他封装版本或后缀型号

机械外形尺寸与焊盘 (Land Pattern) (QFN-48(5x5))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
5.00 × 5.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.35mm
焊盘尺寸 (W × L)Level B
0.16 × 0.75 mm
引脚数 / 总焊盘数Topology
49P / 49Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-48(5x5)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH32V208CBU6 (QFN-48(5x5))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH32V208CBU6 (QFN-48(5x5)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH32V208CBU6 采用 QFN-48(5x5) 封装，共 49 脚，引脚间距 0.35 mm。主要引脚包括：1 (PC13/TAMPER_RTC: 多功能复用 I/O 与外设引脚 PC13/TAMPER_RTC (RTC/CLK)), 2 (PC14/OSC32IN: 多功能复用 I/O 与外设引脚 PC14/OSC32IN (RTC/CLK)), 3 (PC15/OSC32OUT: 多功能复用 I/O 与外设引脚 PC15/OSC32OUT (RTC/CLK)), 4 (VSSA: 电源参考地引脚 (VSSA)), 5 (OSC_IN: 多功能复用 I/O 与外设引脚 OSC_IN (RTC/CLK)), 6 (OSC_OUT: 多功能复用 I/O 与外设引脚 OSC_OUT (RTC/CLK))。

CH32V208CBU6 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH32V208CBU6 (QFN-48(5x5)) 本体轮廓为 5.00 × 5.00 mm，引脚间距 e = 0.35 mm，共计 49 个铜箔焊盘，附带中心散热焊盘 (EPAD) 3.70 × 3.70 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 CH32V208CBU6 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH32V208CBU6 (WCH, QFN-48(5x5)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (49 脚) 与 CH32V208 / CH32V305 / CH32V307 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1PC13/TAMPER_RTCDigital_IO信号引脚 PC13/TAMPER_RTC（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC13/TAMPER_RTC。支持总线接口：RTC/CLK。
2PC14/OSC32INDigital_IO信号引脚 PC14/OSC32IN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC14/OSC32IN。支持总线接口：RTC/CLK。
3PC15/OSC32OUTDigital_IO信号引脚 PC15/OSC32OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC15/OSC32OUT。支持总线接口：RTC/CLK。
4VSSAGND0V 接地回路引脚 (VSSA)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
5OSC_INDigital_IO信号引脚 OSC_IN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OSC_IN。支持总线接口：RTC/CLK。
6OSC_OUTDigital_IO信号引脚 OSC_OUT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：OSC_OUT。支持总线接口：RTC/CLK。
7NRSTDigital_IO低电平有效硬件复位引脚 (NRST)，拉低将复位内核与所有外设寄存器。
8VDDAPower_In主供电输入引脚 (VDDA)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
9PA0/WKUP/ADC0Analog信号引脚 PA0/WKUP/ADC0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA0/WKUP/ADC0。支持总线接口：ADC。
10PA1/ADC1Analog信号引脚 PA1/ADC1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA1/ADC1。支持总线接口：ADC。
11PA2/ADC2Analog信号引脚 PA2/ADC2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA2/ADC2。支持总线接口：ADC。
12PA3/ADC3Analog信号引脚 PA3/ADC3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA3/ADC3。支持总线接口：ADC。
13PA4/ADC4Analog信号引脚 PA4/ADC4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA4/ADC4。支持总线接口：ADC。
14PA5/ADC5Analog信号引脚 PA5/ADC5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA5/ADC5。支持总线接口：ADC。
15PA6/ADC6Analog信号引脚 PA6/ADC6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA6/ADC6。支持总线接口：ADC。
16PA7/ADC7Analog信号引脚 PA7/ADC7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA7/ADC7。支持总线接口：ADC。
17PB0/ADC8Analog信号引脚 PB0/ADC8（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB0/ADC8。支持总线接口：ADC。
18PB1/ADC9Analog信号引脚 PB1/ADC9（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB1/ADC9。支持总线接口：ADC。
19PB2/BOOT1Digital_IO信号引脚 PB2/BOOT1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB2/BOOT1。支持总线接口：General。
20PB10Digital_IO信号引脚 PB10（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB10。支持总线接口：General。
21PB11Digital_IO信号引脚 PB11（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB11。支持总线接口：General。
22VDD_VIO_1Power_In主供电输入引脚 (VDD_VIO_1)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
23PB12Digital_IO信号引脚 PB12（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB12。支持总线接口：General。
24PB13Digital_IO信号引脚 PB13（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB13。支持总线接口：General。
25PB14Digital_IO信号引脚 PB14（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB14。支持总线接口：General。
26PB15Digital_IO信号引脚 PB15（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB15。支持总线接口：General。
27PA8Digital_IO信号引脚 PA8（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA8。支持总线接口：General。
28PA9Digital_IO信号引脚 PA9（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA9。支持总线接口：General。
29PA10Digital_IO信号引脚 PA10（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA10。支持总线接口：General。
30PA11/USB1DMDigital_IO信号引脚 PA11/USB1DM（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA11/USB1DM。支持总线接口：USB。
31PA12/USB1DPDigital_IO信号引脚 PA12/USB1DP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA12/USB1DP。支持总线接口：USB。
32PA13/SWDIODigital_IO信号引脚 PA13/SWDIO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA13/SWDIO。支持总线接口：SWD/JTAG。
33VINTAPower_In主供电输入引脚 (VINTA)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
34ANTRF_50Ohm信号引脚 ANT（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：ANT。支持总线接口：General。
35VSS_2GND0V 接地回路引脚 (VSS_2)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
36PA14/SWCLKDigital_IO信号引脚 PA14/SWCLK（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA14/SWCLK。支持总线接口：SWD/JTAG。
37PA15Digital_IO信号引脚 PA15（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA15。支持总线接口：General。
38PB3Digital_IO信号引脚 PB3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB3。支持总线接口：General。
39PB4Digital_IO信号引脚 PB4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB4。支持总线接口：General。
40PB5Digital_IO信号引脚 PB5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB5。支持总线接口：General。
41PB6/USB2DMDigital_IO信号引脚 PB6/USB2DM（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB6/USB2DM。支持总线接口：USB。
42PB7/USB2DPDigital_IO信号引脚 PB7/USB2DP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB7/USB2DP。支持总线接口：USB。
43BOOT0Digital_IO信号引脚 BOOT0（方向：I，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：BOOT0。支持总线接口：General。
44PB8Digital_IO信号引脚 PB8（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB8。支持总线接口：General。
45PB9Digital_IO信号引脚 PB9（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PB9。支持总线接口：General。
46VSS_3GND0V 接地回路引脚 (VSS_3)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
47VDD_VIO_3Power_In主供电输入引脚 (VDD_VIO_3)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
48VBATPower_In主供电输入引脚 (VBAT)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
49EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传