ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH32V208CBU6 (QFN-48(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32V208CBU6

WCHID: C5713556QFN-48(5x5) · 49 Pins · Pitch 0.35mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH32V208CBU6 (QFN-48(5x5))1PC13/TAMPER_2PC14/OSC32IN3PC15/OSC32OU4VSSA5OSC_IN6OSC_OUT7NRST8VDDA9PA0/WKUP/ADC10PA1/ADC111PA2/ADC212PA3/ADC313PA4/ADC414PA5/ADC515PA6/ADC616PA7/ADC717PB0/ADC818PB1/ADC919PB2/BOOT120PB1021PB1122VDD_VIO_123PB1224PB1325PB1449EP48VBAT47VDD_VIO_346VSS_345PB944PB843BOOT042PB7/USB2DP41PB6/USB2DM40PB539PB438PB337PA1536PA14/SWCLK35VSS_234ANT33VINTA32PA13/SWDIO31PA12/USB1DP30PA11/USB1DM29PA1028PA927PA826PB15Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.838.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1mm
2. 2D-FOOTPRINT
12345678910252627282930313233342423222120191817161514131211484746454443424140393837363549E=5.00mm · Pitch e=0.35mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.35mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1PC13/TAMPER_RTCI/OMultiplex-I/O- & Peripherie-Pin PC13/TAMPER_RTC (RTC/CLK)
2PC14/OSC32INI/OMultiplex-I/O- & Peripherie-Pin PC14/OSC32IN (RTC/CLK)
3PC15/OSC32OUTI/OMultiplex-I/O- & Peripherie-Pin PC15/OSC32OUT (RTC/CLK)
4VSSAGNDMasseanschluss (VSSA)
5OSC_INI/OMultiplex-I/O- & Peripherie-Pin OSC_IN (RTC/CLK)
6OSC_OUTI/OMultiplex-I/O- & Peripherie-Pin OSC_OUT (RTC/CLK)
7NRSTISystemfreigabe & Hardware-Reset (NRST)
8VDDAPowerVersorgungsspannungseingang (VDDA — 3.3V / 5.0V Standard Logic)
9PA0/WKUP/ADC0I/OMultiplex-I/O- & Peripherie-Pin PA0/WKUP/ADC0 (ADC)
10PA1/ADC1I/OMultiplex-I/O- & Peripherie-Pin PA1/ADC1 (ADC)
11PA2/ADC2I/OMultiplex-I/O- & Peripherie-Pin PA2/ADC2 (ADC)
12PA3/ADC3I/OMultiplex-I/O- & Peripherie-Pin PA3/ADC3 (ADC)
13PA4/ADC4I/OMultiplex-I/O- & Peripherie-Pin PA4/ADC4 (ADC)
14PA5/ADC5I/OMultiplex-I/O- & Peripherie-Pin PA5/ADC5 (ADC)
15PA6/ADC6I/OMultiplex-I/O- & Peripherie-Pin PA6/ADC6 (ADC)
16PA7/ADC7I/OMultiplex-I/O- & Peripherie-Pin PA7/ADC7 (ADC)
17PB0/ADC8I/OMultiplex-I/O- & Peripherie-Pin PB0/ADC8 (ADC)
18PB1/ADC9I/OMultiplex-I/O- & Peripherie-Pin PB1/ADC9 (ADC)
19PB2/BOOT1I/OMultiplex-I/O- & Peripherie-Pin PB2/BOOT1 (General)
20PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
21PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
22VDD_VIO_1PowerVersorgungsspannungseingang (VDD_VIO_1 — 3.3V / 5.0V Standard Logic)
23PB12I/OMultiplex-I/O- & Peripherie-Pin PB12 (General)
24PB13I/OMultiplex-I/O- & Peripherie-Pin PB13 (General)
25PB14I/OMultiplex-I/O- & Peripherie-Pin PB14 (General)
26PB15I/OMultiplex-I/O- & Peripherie-Pin PB15 (General)
27PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (General)
28PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (General)
29PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
30PA11/USB1DMI/OMultiplex-I/O- & Peripherie-Pin PA11/USB1DM (USB)
31PA12/USB1DPI/OMultiplex-I/O- & Peripherie-Pin PA12/USB1DP (USB)
32PA13/SWDIOI/OMultiplex-I/O- & Peripherie-Pin PA13/SWDIO (SWD/JTAG)
33VINTAPowerVersorgungsspannungseingang (VINTA — 3.3V / 5.0V Standard Logic)
34ANTI/OMultiplex-I/O- & Peripherie-Pin ANT (General)
35VSS_2GNDMasseanschluss (VSS_2)
36PA14/SWCLKI/OMultiplex-I/O- & Peripherie-Pin PA14/SWCLK (SWD/JTAG)
37PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (General)
38PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (General)
39PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
40PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
41PB6/USB2DMI/OMultiplex-I/O- & Peripherie-Pin PB6/USB2DM (USB)
42PB7/USB2DPI/OMultiplex-I/O- & Peripherie-Pin PB7/USB2DP (USB)
43BOOT0IReiner Eingangs-Pin BOOT0 (General)
44PB8I/OMultiplex-I/O- & Peripherie-Pin PB8 (General)
45PB9I/OMultiplex-I/O- & Peripherie-Pin PB9 (General)
46VSS_3GNDMasseanschluss (VSS_3)
47VDD_VIO_3PowerVersorgungsspannungseingang (VDD_VIO_3 — 3.3V / 5.0V Standard Logic)
48VBATPowerVersorgungsspannungseingang (VBAT — 3.3V / 5.0V Standard Logic)
49EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 PC13/TAMPER_RTC
I/O
Multiplex-I/O- & Peripherie-Pin PC13/TAMPER_RTC (RTC/CLK)
Designhinweis: Signal terminal PC13/TAMPER_RTC (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PC13/TAMPER_RTC. Supported peripheral buses: RTC/CLK.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 27 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH32V208CBU6 (WCH · QFN-48(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH32V208CBU6 (QFN-48(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH32V208CBU6 (QFN-48(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH32V208CBU6 (QFN-48(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH32V208CBU6 (QFN-48(5x5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-48(5x5) · 5.00×5.00mm · Raster 0.35mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH32V208CBU6 (QFN-48(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH32V208CBU6 (QFN-48(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (27 Abb. · Seite 1/3)
Zeige 1–12 von 27 unbeschnittenen Originalzeichnungen für CH32V208 / CH32V305 / CH32V307
P1 · p01_fig01278×171px
CH32V208CBU6 (QFN-48(5x5)) — Overview
Overview
P2 · p02_fig011853×1606px
CH32V208CBU6 (QFN-48(5x5)) — CH32F20x serial products overview | Low-and-medium-density | general (F203) High-density general (F203) Connectivity | (F205) | Interconnectivity | (F207) | Wireless | (F208) | 32K Flash 64K Flash 128K Flash 256K Flash 128K Flash 256K Flash
CH32F20x serial products overview | Low-and-medium-density | general (F203) High-density general (F203) Connectivity | (F205) | Interconnectivity | (F207) | Wireless | (F208) | 32K Flash 64K Flash 128K Flash 256K Flash 128K Flash 256K Flash
P149 · p149_fig011790×852px
CH32V208CBU6 (QFN-48(5x5)) — 10.3.2.4 External Interrupt Configuration Register2 (AFIO_EXTICR2) Offset address: 0x0C
10.3.2.4 External Interrupt Configuration Register2 (AFIO_EXTICR2) Offset address: 0x0C
P149 · p149_fig021790×978px
CH32V208CBU6 (QFN-48(5x5)) — 10.3.2.5 External Interrupt Configuration Register3 (AFIO_EXTICR3) Offset address: 0x10
10.3.2.5 External Interrupt Configuration Register3 (AFIO_EXTICR3) Offset address: 0x10
P149 · p149_fig031790×465px
CH32V208CBU6 (QFN-48(5x5)) — V2.2 145
V2.2 145
P334 · p334_fig011614×599px
CH32V208CBU6 (QFN-48(5x5)) — Figure 20-15 Audio sampling frequency definition
Figure 20-15 Audio sampling frequency definition
P334 · p334_fig021491×762px
CH32V208CBU6 (QFN-48(5x5)) — Figure 20-16 I2S clock generator structure
Figure 20-16 I2S clock generator structure
P484 · p484_fig011740×728px
CH32V208CBU6 (QFN-48(5x5)) — Figure 27-2 Block diagram of Ethernet Transceiver
Figure 27-2 Block diagram of Ethernet Transceiver
P484 · p484_fig021771×1288px
CH32V208CBU6 (QFN-48(5x5)) — V2.2 480
V2.2 480
P484 · p484_fig02P484
CH32V208CBU6 (QFN-48(5x5)) — Datasheet Page 484 (p484_fig02)
Datasheet Page 484 (p484_fig02)
P492 · p492_fig011589×1146px
CH32V208CBU6 (QFN-48(5x5)) — Figure 27-8 Ethernet peripheral clock tree
Figure 27-8 Ethernet peripheral clock tree
P492 · p492_fig02720×379px
CH32V208CBU6 (QFN-48(5x5)) — NIAC GTXC RGMII_EN }-—» GRXC ETH1G_EN PLL2VCO ETH1G_125M PLL3VCO ETH1G_SRC RGMIII interface
NIAC GTXC RGMII_EN }-—» GRXC ETH1G_EN PLL2VCO ETH1G_125M PLL3VCO ETH1G_SRC RGMIII interface
Seite 1 / 3 (27 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (CH32V208CBU6)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Eingebetteter Mikrocontroller (MCU)
Detaillierte Übersicht:CH32V208CBU6 (QFN-48(5x5)) ist ein 48-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 3.0V ~ 3.6V (Typ 3.3V) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, I2S, ADC, DAC, SDIO, RTC/CLK, SWD/JTAG, USB Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
8MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-48(5x5))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, I2S, ADC, DAC, SDIO, RTC/CLK, SWD/JTAG, USB
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (PB2/BOOT1, BOOT0): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint49 Pads · Raster 0.35mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.70×3.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — CH32V208 / CH32V305 / CH32V307 (15)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (QFN-48(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.35mm
Pad-Abmessungen (W × L)Level B
0.16 × 0.75 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-48(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH32V208CBU6 (QFN-48(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH32V208CBU6 (QFN-48(5x5))?

Das Bauteil CH32V208CBU6 von WCH im QFN-48(5x5)-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.35 mm. Wichtige Pins: 1 (PC13/TAMPER_RTC: Multiplex-I/O- & Peripherie-Pin PC13/TAMPER_RTC (RTC/CLK)), 2 (PC14/OSC32IN: Multiplex-I/O- & Peripherie-Pin PC14/OSC32IN (RTC/CLK)), 3 (PC15/OSC32OUT: Multiplex-I/O- & Peripherie-Pin PC15/OSC32OUT (RTC/CLK)), 4 (VSSA: Masseanschluss (VSSA)), 5 (OSC_IN: Multiplex-I/O- & Peripherie-Pin OSC_IN (RTC/CLK)), 6 (OSC_OUT: Multiplex-I/O- & Peripherie-Pin OSC_OUT (RTC/CLK)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH32V208CBU6?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH32V208CBU6 (QFN-48(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.35 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.70 × 3.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH32V208CBU6 heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH32V208CBU6 (WCH, QFN-48(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & CH32V208 / CH32V305 / CH32V307 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1PC13/TAMPER_RTCDigital_IOSignalanschluss PC13/TAMPER_RTC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC13/TAMPER_RTC. Unterstützte Bus-Schnittstellen: RTC/CLK.
2PC14/OSC32INDigital_IOSignalanschluss PC14/OSC32IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC14/OSC32IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
3PC15/OSC32OUTDigital_IOSignalanschluss PC15/OSC32OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC15/OSC32OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
4VSSAGNDElektrischer 0V-Masserückführungsanschluss (VSSA) für Kernlogik, I/O-Treiber und Analogblöcke.
5OSC_INDigital_IOSignalanschluss OSC_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OSC_IN. Unterstützte Bus-Schnittstellen: RTC/CLK.
6OSC_OUTDigital_IOSignalanschluss OSC_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: OSC_OUT. Unterstützte Bus-Schnittstellen: RTC/CLK.
7NRSTDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (NRST): Low-Pegel setzt Prozessorkern und Peripherie zurück.
8VDDAPower_InPositiver Versorgungseingang (VDDA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9PA0/WKUP/ADC0AnalogSignalanschluss PA0/WKUP/ADC0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0/WKUP/ADC0. Unterstützte Bus-Schnittstellen: ADC.
10PA1/ADC1AnalogSignalanschluss PA1/ADC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1/ADC1. Unterstützte Bus-Schnittstellen: ADC.
11PA2/ADC2AnalogSignalanschluss PA2/ADC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2/ADC2. Unterstützte Bus-Schnittstellen: ADC.
12PA3/ADC3AnalogSignalanschluss PA3/ADC3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3/ADC3. Unterstützte Bus-Schnittstellen: ADC.
13PA4/ADC4AnalogSignalanschluss PA4/ADC4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4/ADC4. Unterstützte Bus-Schnittstellen: ADC.
14PA5/ADC5AnalogSignalanschluss PA5/ADC5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5/ADC5. Unterstützte Bus-Schnittstellen: ADC.
15PA6/ADC6AnalogSignalanschluss PA6/ADC6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6/ADC6. Unterstützte Bus-Schnittstellen: ADC.
16PA7/ADC7AnalogSignalanschluss PA7/ADC7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7/ADC7. Unterstützte Bus-Schnittstellen: ADC.
17PB0/ADC8AnalogSignalanschluss PB0/ADC8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0/ADC8. Unterstützte Bus-Schnittstellen: ADC.
18PB1/ADC9AnalogSignalanschluss PB1/ADC9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1/ADC9. Unterstützte Bus-Schnittstellen: ADC.
19PB2/BOOT1Digital_IOSignalanschluss PB2/BOOT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2/BOOT1. Unterstützte Bus-Schnittstellen: General.
20PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
21PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
22VDD_VIO_1Power_InPositiver Versorgungseingang (VDD_VIO_1) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
23PB12Digital_IOSignalanschluss PB12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB12. Unterstützte Bus-Schnittstellen: General.
24PB13Digital_IOSignalanschluss PB13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB13. Unterstützte Bus-Schnittstellen: General.
25PB14Digital_IOSignalanschluss PB14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB14. Unterstützte Bus-Schnittstellen: General.
26PB15Digital_IOSignalanschluss PB15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB15. Unterstützte Bus-Schnittstellen: General.
27PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: General.
28PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: General.
29PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
30PA11/USB1DMDigital_IOSignalanschluss PA11/USB1DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11/USB1DM. Unterstützte Bus-Schnittstellen: USB.
31PA12/USB1DPDigital_IOSignalanschluss PA12/USB1DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12/USB1DP. Unterstützte Bus-Schnittstellen: USB.
32PA13/SWDIODigital_IOSignalanschluss PA13/SWDIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13/SWDIO. Unterstützte Bus-Schnittstellen: SWD/JTAG.
33VINTAPower_InPositiver Versorgungseingang (VINTA) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
34ANTRF_50OhmSignalanschluss ANT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ANT. Unterstützte Bus-Schnittstellen: General.
35VSS_2GNDElektrischer 0V-Masserückführungsanschluss (VSS_2) für Kernlogik, I/O-Treiber und Analogblöcke.
36PA14/SWCLKDigital_IOSignalanschluss PA14/SWCLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14/SWCLK. Unterstützte Bus-Schnittstellen: SWD/JTAG.
37PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: General.
38PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: General.
39PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
40PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
41PB6/USB2DMDigital_IOSignalanschluss PB6/USB2DM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6/USB2DM. Unterstützte Bus-Schnittstellen: USB.
42PB7/USB2DPDigital_IOSignalanschluss PB7/USB2DP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7/USB2DP. Unterstützte Bus-Schnittstellen: USB.
43BOOT0Digital_IOSignalanschluss BOOT0 (Richtung: I, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BOOT0. Unterstützte Bus-Schnittstellen: General.
44PB8Digital_IOSignalanschluss PB8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB8. Unterstützte Bus-Schnittstellen: General.
45PB9Digital_IOSignalanschluss PB9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB9. Unterstützte Bus-Schnittstellen: General.
46VSS_3GNDElektrischer 0V-Masserückführungsanschluss (VSS_3) für Kernlogik, I/O-Treiber und Analogblöcke.
47VDD_VIO_3Power_InPositiver Versorgungseingang (VDD_VIO_3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
48VBATPower_InPositiver Versorgungseingang (VBAT) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
49EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload