QFN26C(3x3) · 26P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (26/26)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | PC4/A2 | I/O | Multiplex-I/O- & Peripherie-Pin PC4/A2 (General) |
| 2 | PC5/RST/T2C1/CP0 | I/O | Multiplex-I/O- & Peripherie-Pin PC5/RST/T2C1/CP0 (General) |
| 3 | VSS | GND | Masseanschluss (VSS) |
| 4 | PD2/T2C3/CP2/A3 | I/O | Multiplex-I/O- & Peripherie-Pin PD2/T2C3/CP2/A3 (General) |
| 5 | PD1/SWIO/T1C4/OP3 | I/O | Multiplex-I/O- & Peripherie-Pin PD1/SWIO/T1C4/OP3 (General) |
| 6 | PD3/OP2/A4 | I/O | Multiplex-I/O- & Peripherie-Pin PD3/OP2/A4 (General) |
| 7 | PD4/A7 | I/O | Multiplex-I/O- & Peripherie-Pin PD4/A7 (General) |
| 8 | PD5/CN1/A5 | I/O | Multiplex-I/O- & Peripherie-Pin PD5/CN1/A5 (General) |
| 9 | PD6/A6 | I/O | Multiplex-I/O- & Peripherie-Pin PD6/A6 (General) |
| 10 | PD7/OP1/A+ | I/O | Multiplex-I/O- & Peripherie-Pin PD7/OP1/A+ (General) |
| 11 | PA4/ON2/A- | I/O | Multiplex-I/O- & Peripherie-Pin PA4/ON2/A- (General) |
| 12 | PA5/OO1/AO | I/O | Multiplex-I/O- & Peripherie-Pin PA5/OO1/AO (General) |
| 13 | VDD | Power | Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic) |
| 14 | VHREG | I/O | Multiplex-I/O- & Peripherie-Pin VHREG (General) |
| 15 | VHV | I/O | Multiplex-I/O- & Peripherie-Pin VHV (General) |
| 16 | HO1(PA3/T1C1) | I/O | Multiplex-I/O- & Peripherie-Pin HO1(PA3/T1C1) (General) |
| 17 | LO1(PA0/T1C1N) | I/O | Multiplex-I/O- & Peripherie-Pin LO1(PA0/T1C1N) (General) |
| 18 | HO2(PB0/T1C2) | I/O | Multiplex-I/O- & Peripherie-Pin HO2(PB0/T1C2) (General) |
| 19 | LO2(PA2/T1C2N) | I/O | Multiplex-I/O- & Peripherie-Pin LO2(PA2/T1C2N) (General) |
| 20 | HO3(PB1/T1C3) | I/O | Multiplex-I/O- & Peripherie-Pin HO3(PB1/T1C3) (General) |
| 21 | LO3(PD0/T1C3N) | I/O | Multiplex-I/O- & Peripherie-Pin LO3(PD0/T1C3N) (General) |
| 22 | PB3/SWCK/T1BK/T2C2/CP1 | I/O | Multiplex-I/O- & Peripherie-Pin PB3/SWCK/T1BK/T2C2/CP1 (General) |
| 23 | PC0/TX_/CPO | I/O | Multiplex-I/O- & Peripherie-Pin PC0/TX_/CPO (General) |
| 24 | PC1 | I/O | Multiplex-I/O- & Peripherie-Pin PC1 (SPI, I2C) |
| 25 | PC2/CN0/SCL | I/O | Multiplex-I/O- & Peripherie-Pin PC2/CN0/SCL (I2C) |
| 26 | PA1/ON0/A1 | I/O | Multiplex-I/O- & Peripherie-Pin PA1/ON0/A1 (General) |
PIN 1 PC4/A2
I/OMultiplex-I/O- & Peripherie-Pin PC4/A2 (General)
Designhinweis: Signal terminal PC4/A2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PC4/A2. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 11 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (26 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN26C(3x3) · 3.00×3.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (26 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für CH32M007
P2 · p02_fig012022×848px
P14 · p14_fig011396×1406px
P14 · p14_fig02999×651px
P14 · p14_fig01P14
P15 · p15_fig011082×1076px
P15 · p15_fig02979×750px
P27 · p27_fig01638×567px
P27 · p27_fig021186×1032px
P28 · p28_fig01752×1026px
P28 · p28_fig02757×808px
P28 · p28_fig01P28
Elektrische Spezifikationen & Bauteildetails (CH32M007E8U7)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH32M007E8U7 (QFN26C(3x3)) ist ein 26-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.90 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
25MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN26C(3x3))
Pinanzahl & RastermaßN / e
26 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol26 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint26 Pads · Raster 0.40mm
IPC-7525 60% LotpastenfensterEPAD 2.10×2.75mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH32M007 (2)
QFN-32(4x4) · 33P
Mechanische Abmessungen & Land Pattern (QFN26C(3x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.40 mm
Pins / Gesamt-PadsTopology
26P / 26Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN26C(3x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH32M007E8U7 (QFN26C(3x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH32M007E8U7 (QFN26C(3x3))?
Das Bauteil CH32M007E8U7 von WCH im QFN26C(3x3)-Gehäuse besitzt 26 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (PC4/A2: Multiplex-I/O- & Peripherie-Pin PC4/A2 (General)), 2 (PC5/RST/T2C1/CP0: Multiplex-I/O- & Peripherie-Pin PC5/RST/T2C1/CP0 (General)), 3 (VSS: Masseanschluss (VSS)), 4 (PD2/T2C3/CP2/A3: Multiplex-I/O- & Peripherie-Pin PD2/T2C3/CP2/A3 (General)), 5 (PD1/SWIO/T1C4/OP3: Multiplex-I/O- & Peripherie-Pin PD1/SWIO/T1C4/OP3 (General)), 6 (PD3/OP2/A4: Multiplex-I/O- & Peripherie-Pin PD3/OP2/A4 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH32M007E8U7?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH32M007E8U7 (QFN26C(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.40 mm und 26 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.10 × 2.75 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH32M007E8U7 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH32M007E8U7 (WCH, QFN26C(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (26 Pins) & CH32M007 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PC4/A2 | Digital_IO | Signalanschluss PC4/A2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC4/A2. Unterstützte Bus-Schnittstellen: General. |
| 2 | PC5/RST/T2C1/CP0 | Digital_IO | Signalanschluss PC5/RST/T2C1/CP0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC5/RST/T2C1/CP0. Unterstützte Bus-Schnittstellen: General. |
| 3 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 4 | PD2/T2C3/CP2/A3 | Digital_IO | Signalanschluss PD2/T2C3/CP2/A3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD2/T2C3/CP2/A3. Unterstützte Bus-Schnittstellen: General. |
| 5 | PD1/SWIO/T1C4/OP3 | Digital_IO | Signalanschluss PD1/SWIO/T1C4/OP3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD1/SWIO/T1C4/OP3. Unterstützte Bus-Schnittstellen: General. |
| 6 | PD3/OP2/A4 | Digital_IO | Signalanschluss PD3/OP2/A4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD3/OP2/A4. Unterstützte Bus-Schnittstellen: General. |
| 7 | PD4/A7 | Digital_IO | Signalanschluss PD4/A7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD4/A7. Unterstützte Bus-Schnittstellen: General. |
| 8 | PD5/CN1/A5 | Digital_IO | Signalanschluss PD5/CN1/A5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD5/CN1/A5. Unterstützte Bus-Schnittstellen: General. |
| 9 | PD6/A6 | Digital_IO | Signalanschluss PD6/A6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD6/A6. Unterstützte Bus-Schnittstellen: General. |
| 10 | PD7/OP1/A+ | Digital_IO | Signalanschluss PD7/OP1/A+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD7/OP1/A+. Unterstützte Bus-Schnittstellen: General. |
| 11 | PA4/ON2/A- | Digital_IO | Signalanschluss PA4/ON2/A- (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4/ON2/A-. Unterstützte Bus-Schnittstellen: General. |
| 12 | PA5/OO1/AO | Digital_IO | Signalanschluss PA5/OO1/AO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5/OO1/AO. Unterstützte Bus-Schnittstellen: General. |
| 13 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 14 | VHREG | Digital_IO | Signalanschluss VHREG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VHREG. Unterstützte Bus-Schnittstellen: General. |
| 15 | VHV | Digital_IO | Signalanschluss VHV (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VHV. Unterstützte Bus-Schnittstellen: General. |
| 16 | HO1(PA3/T1C1) | Digital_IO | Signalanschluss HO1(PA3/T1C1) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HO1(PA3/T1C1). Unterstützte Bus-Schnittstellen: General. |
| 17 | LO1(PA0/T1C1N) | Digital_IO | Signalanschluss LO1(PA0/T1C1N) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LO1(PA0/T1C1N). Unterstützte Bus-Schnittstellen: General. |
| 18 | HO2(PB0/T1C2) | Digital_IO | Signalanschluss HO2(PB0/T1C2) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HO2(PB0/T1C2). Unterstützte Bus-Schnittstellen: General. |
| 19 | LO2(PA2/T1C2N) | Digital_IO | Signalanschluss LO2(PA2/T1C2N) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LO2(PA2/T1C2N). Unterstützte Bus-Schnittstellen: General. |
| 20 | HO3(PB1/T1C3) | Digital_IO | Signalanschluss HO3(PB1/T1C3) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HO3(PB1/T1C3). Unterstützte Bus-Schnittstellen: General. |
| 21 | LO3(PD0/T1C3N) | Digital_IO | Signalanschluss LO3(PD0/T1C3N) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LO3(PD0/T1C3N). Unterstützte Bus-Schnittstellen: General. |
| 22 | PB3/SWCK/T1BK/T2C2/CP1 | Digital_IO | Signalanschluss PB3/SWCK/T1BK/T2C2/CP1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3/SWCK/T1BK/T2C2/CP1. Unterstützte Bus-Schnittstellen: General. |
| 23 | PC0/TX_/CPO | Digital_IO | Signalanschluss PC0/TX_/CPO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC0/TX_/CPO. Unterstützte Bus-Schnittstellen: General. |
| 24 | PC1 | Digital_IO | Signalanschluss PC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SDA, SPI_NSS_. Unterstützte Bus-Schnittstellen: SPI, I2C. |
| 25 | PC2/CN0/SCL | Digital_IO | Signalanschluss PC2/CN0/SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC2/CN0/SCL. Unterstützte Bus-Schnittstellen: I2C. |
| 26 | PA1/ON0/A1 | Digital_IO | Signalanschluss PA1/ON0/A1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1/ON0/A1. Unterstützte Bus-Schnittstellen: General. |