Mechanische Abmessungen & Land Pattern (QFN-20-EP(2x2))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
2.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.32mm
Pad-Abmessungen (W × L)Level B
0.18 × 0.60 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-20-EP(2x2) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH132C (QFN-20-EP(2x2))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH132C (QFN-20-EP(2x2))?
Das Bauteil CH132C von WCH im QFN-20-EP(2x2)-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.32 mm. Wichtige Pins: 1 (VDDIO: Versorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)), 2 (GND: Masseanschluss (GND)), 3 (VDD33: Versorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)), 4 (NXT: Multiplex-I/O- & Peripherie-Pin NXT (General)), 5 (STP: Multiplex-I/O- & Peripherie-Pin STP (General)), 6 (DIR: Multiplex-I/O- & Peripherie-Pin DIR (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH132C?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH132C (QFN-20-EP(2x2)) 2.00 × 2.00 mm bei einem Pitch e = 0.32 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.20 × 1.20 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH132C heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH132C (WCH, QFN-20-EP(2x2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH132 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | VDDIO | Power_In | Positiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 2 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 3 | VDD33 | Power_In | Positiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 4 | NXT | Digital_IO | Signalanschluss NXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NXT. Unterstützte Bus-Schnittstellen: General. |
| 5 | STP | Digital_IO | Signalanschluss STP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: STP. Unterstützte Bus-Schnittstellen: General. |
| 6 | DIR | Digital_IO | Signalanschluss DIR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DIR. Unterstützte Bus-Schnittstellen: General. |
| 7 | CLK | Digital_IO | Signalanschluss CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLK. Unterstützte Bus-Schnittstellen: General. |
| 8 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 9 | XI | Digital_IO | Signalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 10 | D0 | Digital_IO | Signalanschluss D0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D0. Unterstützte Bus-Schnittstellen: General. |
| 11 | D1 | Digital_IO | Signalanschluss D1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D1. Unterstützte Bus-Schnittstellen: General. |
| 12 | D2 | Digital_IO | Signalanschluss D2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D2. Unterstützte Bus-Schnittstellen: General. |
| 13 | D3 | Digital_IO | Signalanschluss D3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D3. Unterstützte Bus-Schnittstellen: General. |
| 14 | D4 | Digital_IO | Signalanschluss D4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D4. Unterstützte Bus-Schnittstellen: General. |
| 15 | D5 | Digital_IO | Signalanschluss D5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D5. Unterstützte Bus-Schnittstellen: General. |
| 16 | D6 | Digital_IO | Signalanschluss D6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D6. Unterstützte Bus-Schnittstellen: General. |
| 17 | D7 | Digital_IO | Signalanschluss D7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D7. Unterstützte Bus-Schnittstellen: General. |
| 18 | RESET# | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 19 | D - | Digital_IO | Signalanschluss D - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D -. Unterstützte Bus-Schnittstellen: General. |
| 20 | D+ | Digital_IO | Signalanschluss D+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: D+. Unterstützte Bus-Schnittstellen: USB. |
| 21 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |