ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CH342F (QFN-24-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH342F

WCHID: C2841530QFN-24-EP(4x4) · 25 chân · Pitch 0.50mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CH342F (QFN-24-EP(4x4))1RI02GND3UD+4UD -5VIO6V37VDD58VBUS9RST10CTS111RTS112RXD113TXD125EP24DCD023DTR022DSR021TXD020GND19RTS018CTS017RI116DCD115DTR114DSR1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. FOOTPRINT 2D
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. MÔ HÌNH 3D
Kích thước vỏ: 4.00mm × 4.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (25/25)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1RI0I/OChân Đa năng Vào/Ra & Ngoại vi RI0 (General)
2GNDGNDChân Mass Tham chiếu (GND)
3UD+I/OChân Đa năng Vào/Ra & Ngoại vi UD+ (USB)
4UD -I/OChân Đa năng Vào/Ra & Ngoại vi UD - (General)
5VIOI/OChân Đa năng Vào/Ra & Ngoại vi VIO (General)
6V3PowerNgõ ra nguồn ổn áp (V3 — 3.3V / 5.0V Standard Logic)
7VDD5PowerChân cấp nguồn dương (VDD5 — 3.3V / 5.0V Standard Logic)
8VBUSPowerChân cấp nguồn dương (VBUS — 3.3V / 5.0V Standard Logic)
9RSTI/OChân Đa năng Vào/Ra & Ngoại vi RST (General)
10CTS1I/OChân Đa năng Vào/Ra & Ngoại vi CTS1 (UART)
11RTS1I/OChân Đa năng Vào/Ra & Ngoại vi RTS1 (UART)
12RXD1I/OChân Đa năng Vào/Ra & Ngoại vi RXD1 (UART)
13TXD1I/OChân Đa năng Vào/Ra & Ngoại vi TXD1 (UART)
14DSR1I/OChân Đa năng Vào/Ra & Ngoại vi DSR1 (UART)
15DTR1I/OChân Đa năng Vào/Ra & Ngoại vi DTR1 (UART)
16DCD1I/OChân Đa năng Vào/Ra & Ngoại vi DCD1 (General)
17RI1I/OChân Đa năng Vào/Ra & Ngoại vi RI1 (General)
18CTS0I/OChân Đa năng Vào/Ra & Ngoại vi CTS0 (UART)
19RTS0I/OChân Đa năng Vào/Ra & Ngoại vi RTS0 (UART)
20GNDGNDChân Mass Tham chiếu (GND)
21TXD0I/OChân Đa năng Vào/Ra & Ngoại vi TXD0 (UART)
22DSR0I/OChân Đa năng Vào/Ra & Ngoại vi DSR0 (UART)
23DTR0I/OChân Đa năng Vào/Ra & Ngoại vi DTR0 (UART)
24DCD0I/OChân Đa năng Vào/Ra & Ngoại vi DCD0 (General)
25EPGNDĐế Tản nhiệt & Mass Trung tâm (EP)
PIN 1 RI0
I/O
Chân Đa năng Vào/Ra & Ngoại vi RI0 (General)
Lưu ý thiết kế: Signal terminal RI0 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: RI0. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 8 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CH342F (WCH · QFN-24-EP(4x4))
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CH342F (QFN-24-EP(4x4)) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CH342F (QFN-24-EP(4x4)) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (25 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CH342F (QFN-24-EP(4x4)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH342F (QFN-24-EP(4x4)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-24-EP(4x4) · 4.00×4.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH342F (QFN-24-EP(4x4)) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (25 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH342F (QFN-24-EP(4x4)) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (8 hình · Trang 1/1)
Hiển thị hình 1–8 trên 8 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH342
P2 · p02_fig01ĐÚNG KIỂU VỎ
CH342F (QFN-24-EP(4x4)) — Package Width of Plastic Pitch of Pin Instruction of Package Ordering Information
Package Width of Plastic Pitch of Pin Instruction of Package Ordering Information
P1 · p01_fig011618×506px
CH342F (QFN-24-EP(4x4)) — 2. Features
2. Features
P2 · p02_fig01P2
CH342F (QFN-24-EP(4x4)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P9 · p09_fig01809×985px
CH342F (QFN-24-EP(4x4)) — CH342 Datasheet 9
CH342 Datasheet 9
P10 · p10_fig01899×663px
CH342F (QFN-24-EP(4x4)) — CH342 Datasheet 10
CH342 Datasheet 10
P10 · p10_fig021094×261px
CH342F (QFN-24-EP(4x4)) — 7.3. USB to dual RS485 UART (Figure below)
7.3. USB to dual RS485 UART (Figure below)
P10 · p10_fig03586×608px
CH342F (QFN-24-EP(4x4)) — vou RADE THD VDD THDA Pray GND —RIS8 4 Boot 22 U6 NCU REDL vou THD Tabd RED VDD RTSi ae aria _ #tet SFIO GND — GTR aria tt Ur NCuUZ
vou RADE THD VDD THDA Pray GND —RIS8 4 Boot 22 U6 NCU REDL vou THD Tabd RED VDD RTSi ae aria _ #tet SFIO GND — GTR aria tt Ur NCuUZ
P10 · p10_fig01P10
CH342F (QFN-24-EP(4x4)) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (CH342F)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CH342F (QFN-24-EP(4x4)) là linh kiện điện tử & kết nối tiêu chuẩn 25 chân, kích thước bao hình cơ khí 4.00 × 4.00 × 1.00 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức USB, UART.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
4.00 × 4.00 × 1.00 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-24-EP(4x4))
Số lượng chân & Bước chânN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
USB, UART
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol25 chân phân nhóm tự động
OK
IPC-7351B Land Pattern25 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 2.56×2.56mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-24-EP(4x4))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
4.00 × 4.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.00mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
25P / 25Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
QFN-24-EP(4x4)
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH342F (QFN-24-EP(4x4))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH342F (QFN-24-EP(4x4)) như thế nào?

Linh kiện CH342F do WCH sản xuất đóng gói kiểu QFN-24-EP(4x4) gồm 25 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (RI0: Chân Đa năng Vào/Ra & Ngoại vi RI0 (General)), 2 (GND: Chân Mass Tham chiếu (GND)), 3 (UD+: Chân Đa năng Vào/Ra & Ngoại vi UD+ (USB)), 4 (UD -: Chân Đa năng Vào/Ra & Ngoại vi UD - (General)), 5 (VIO: Chân Đa năng Vào/Ra & Ngoại vi VIO (General)), 6 (V3: Ngõ ra nguồn ổn áp (V3 — 3.3V / 5.0V Standard Logic)).

Kích thước Footprint chuẩn IPC-7351B của CH342F là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH342F (QFN-24-EP(4x4)) có kích thước danh định 4.00 × 4.00 mm, bước chân e = 0.50 mm, tổng số 25 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 2.56 × 2.56 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH342F ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH342F (WCH, QFN-24-EP(4x4)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (25 chân) & Liên kết Biến thể Họ CH342Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1RI0Digital_IOChân tín hiệu RI0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RI0. Giao thức hỗ trợ: General.
2GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
3UD+Digital_IOChân tín hiệu UD+ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): UD+. Giao thức hỗ trợ: USB.
4UD -Digital_IOChân tín hiệu UD - (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): UD -. Giao thức hỗ trợ: General.
5VIODigital_IOChân tín hiệu VIO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VIO. Giao thức hỗ trợ: General.
6V3Power_OutNgõ ra nguồn ổn áp (V3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
7VDD5Power_InChân cấp nguồn dương (VDD5) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
8VBUSPower_InChân cấp nguồn dương (VBUS) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
9RSTDigital_IOChân tín hiệu RST (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RST. Giao thức hỗ trợ: General.
10CTS1Digital_IOChân tín hiệu CTS1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CTS1. Giao thức hỗ trợ: UART.
11RTS1Digital_IOChân tín hiệu RTS1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RTS1. Giao thức hỗ trợ: UART.
12RXD1Digital_IOChân tín hiệu RXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD1. Giao thức hỗ trợ: UART.
13TXD1Digital_IOChân tín hiệu TXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD1. Giao thức hỗ trợ: UART.
14DSR1Digital_IOChân tín hiệu DSR1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DSR1. Giao thức hỗ trợ: UART.
15DTR1Digital_IOChân tín hiệu DTR1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DTR1. Giao thức hỗ trợ: UART.
16DCD1Digital_IOChân tín hiệu DCD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DCD1. Giao thức hỗ trợ: General.
17RI1Digital_IOChân tín hiệu RI1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RI1. Giao thức hỗ trợ: General.
18CTS0Digital_IOChân tín hiệu CTS0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CTS0. Giao thức hỗ trợ: UART.
19RTS0Digital_IOChân tín hiệu RTS0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RTS0. Giao thức hỗ trợ: UART.
20GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
21TXD0Digital_IOChân tín hiệu TXD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD0. Giao thức hỗ trợ: UART.
22DSR0Digital_IOChân tín hiệu DSR0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DSR0. Giao thức hỗ trợ: UART.
23DTR0Digital_IOChân tín hiệu DTR0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DTR0. Giao thức hỗ trợ: UART.
24DCD0Digital_IOChân tín hiệu DCD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): DCD0. Giao thức hỗ trợ: General.
25EPGNDĐế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF