기계적 치수 및 랜드 패턴 (QFN-24-EP(4x4))
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
4.00 × 4.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=1.00mm · e=0.50mm
패드 크기 (W × L)Level B
0.28 × 0.80 mm
핀 수 / 총 패드 수Topology
25P / 25Pad (QUAD_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 QFN-24-EP(4x4) | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH342F (QFN-24-EP(4x4))
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH342F (QFN-24-EP(4x4))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH342F(QFN-24-EP(4x4) 패키지)은 핀 피치 0.50 mm의 25핀 소자입니다. 주요 핀 구성: 1 (RI0: 다중화 I/O 및 주변장치 핀 RI0 (General)), 2 (GND: 접지 기준 핀 (GND)), 3 (UD+: 다중화 I/O 및 주변장치 핀 UD+ (USB)), 4 (UD -: 다중화 I/O 및 주변장치 핀 UD - (General)), 5 (VIO: 다중화 I/O 및 주변장치 핀 VIO (General)), 6 (V3: 정전압 출력 핀 (V3 — 3.3V / 5.0V Standard Logic)).
CH342F의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH342F(QFN-24-EP(4x4)) 본체 크기는 4.00 × 4.00 mm, 피치 e = 0.50 mm이며 총 25개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 2.56 × 2.56 mm, IPC-7525 60% 스텐실 창 적용).
CH342F용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH342F(WCH, QFN-24-EP(4x4))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (25 핀) 및 CH342 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | RI0 | Digital_IO | 신호 단자 RI0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RI0. 지원 버스 프로토콜: General. |
| 2 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 3 | UD+ | Digital_IO | 신호 단자 UD+ (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UD+. 지원 버스 프로토콜: USB. |
| 4 | UD - | Digital_IO | 신호 단자 UD - (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): UD -. 지원 버스 프로토콜: General. |
| 5 | VIO | Digital_IO | 신호 단자 VIO (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): VIO. 지원 버스 프로토콜: General. |
| 6 | V3 | Power_Out | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 정전압 출력 단자 (V3, 최대 정격: 5.5V)입니다. |
| 7 | VDD5 | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD5, 최대 정격: 5.5V)입니다. |
| 8 | VBUS | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VBUS, 최대 정격: 5.5V)입니다. |
| 9 | RST | Digital_IO | 신호 단자 RST (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RST. 지원 버스 프로토콜: General. |
| 10 | CTS1 | Digital_IO | 신호 단자 CTS1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CTS1. 지원 버스 프로토콜: UART. |
| 11 | RTS1 | Digital_IO | 신호 단자 RTS1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RTS1. 지원 버스 프로토콜: UART. |
| 12 | RXD1 | Digital_IO | 신호 단자 RXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RXD1. 지원 버스 프로토콜: UART. |
| 13 | TXD1 | Digital_IO | 신호 단자 TXD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD1. 지원 버스 프로토콜: UART. |
| 14 | DSR1 | Digital_IO | 신호 단자 DSR1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DSR1. 지원 버스 프로토콜: UART. |
| 15 | DTR1 | Digital_IO | 신호 단자 DTR1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DTR1. 지원 버스 프로토콜: UART. |
| 16 | DCD1 | Digital_IO | 신호 단자 DCD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DCD1. 지원 버스 프로토콜: General. |
| 17 | RI1 | Digital_IO | 신호 단자 RI1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RI1. 지원 버스 프로토콜: General. |
| 18 | CTS0 | Digital_IO | 신호 단자 CTS0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): CTS0. 지원 버스 프로토콜: UART. |
| 19 | RTS0 | Digital_IO | 신호 단자 RTS0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): RTS0. 지원 버스 프로토콜: UART. |
| 20 | GND | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다. |
| 21 | TXD0 | Digital_IO | 신호 단자 TXD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): TXD0. 지원 버스 프로토콜: UART. |
| 22 | DSR0 | Digital_IO | 신호 단자 DSR0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DSR0. 지원 버스 프로토콜: UART. |
| 23 | DTR0 | Digital_IO | 신호 단자 DTR0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DTR0. 지원 버스 프로토콜: UART. |
| 24 | DCD0 | Digital_IO | 신호 단자 DCD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): DCD0. 지원 버스 프로토콜: General. |
| 25 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |