機械寸法 & ランドパターン (QFN-16-EP(4x4))
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
17P / 17Pad (QUAD_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 QFN-16-EP(4x4) | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — MCP4261-104E/ML (QFN-16-EP(4x4))
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答MCP4261-104E/ML (QFN-16-EP(4x4)) のピン配置 (Pinout) および電源電圧仕様は?
MICROCHIP 製 MCP4261-104E/ML (QFN-16-EP(4x4) パッケージ) は全 17 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.7V to 5.5V です。主なピン:1 (CS: マルチプレクスI/O・ペリフェラル端子 CS (SPI)), 2 (SCK: マルチプレクスI/O・ペリフェラル端子 SCK (SPI)), 3 (SDI: マルチプレクスI/O・ペリフェラル端子 SDI (SPI)), 4 (VSS: グラウンド基準端子 (VSS)), 5 (P0W: マルチプレクスI/O・ペリフェラル端子 P0W (General)), 6 (P0B: マルチプレクスI/O・ペリフェラル端子 P0B (General))。
MCP4261-104E/ML の IPC-7351B 準拠 PCB フットプリント寸法は?
データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP4261-104E/ML (QFN-16-EP(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 17 パッドで構成されています(中央放熱パッド EPAD 2.70 × 2.70 mm、IPC-7525 60% 開口ペーストマスク付き)。
MCP4261-104E/ML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP4261-104E/ML (MICROCHIP, QFN-16-EP(4x4)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。
静的リファレンス付録:ピン配置表 (17 ピン) & MCP4161 / MCP4261 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | CS | Digital_IO | 信号端子 CS(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: SPICHIPSELECTINPUT。対応バス/インターフェース: SPI。 |
| 2 | SCK | Digital_IO | 信号端子 SCK(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: SPICLOCKINPUT。対応バス/インターフェース: SPI。 |
| 3 | SDI | Digital_IO | 信号端子 SDI(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: SPISERIALDATAINPUT。対応バス/インターフェース: SPI。 |
| 4 | VSS | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。 |
| 5 | P0W | Digital_IO | 信号端子 P0W(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: P0W。対応バス/インターフェース: General。 |
| 6 | P0B | Digital_IO | 信号端子 P0B(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: P0B。対応バス/インターフェース: General。 |
| 7 | SDO | Digital_IO | 信号端子 SDO(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: SPISERIALDATAOUT。対応バス/インターフェース: SPI。 |
| 8 | VDD | Power_In | 2.7V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 9 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |
| 10 | P0B | Digital_IO | 信号端子 P0B(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: P0B。対応バス/インターフェース: General。 |
| 11 | NC | NC | 信号端子 NC(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: NC。対応バス/インターフェース: General。 |
| 12 | WP# | Digital_IO | 信号端子 WP#(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: WP#。対応バス/インターフェース: General。 |
| 13 | SHDN# | Digital_IO | 信号端子 SHDN#(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: SHDN#。対応バス/インターフェース: General。 |
| 14 | SDO | Digital_IO | 信号端子 SDO(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: SPISERIALDATAOUT。対応バス/インターフェース: SPI。 |
| 15 | VDD | Power_In | 2.7V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。 |
| 16 | CS# | Digital_IO | 信号端子 CS#(方向: I/O、電圧域: 2.7V to 5.5V)。多重化オルタネート機能: CS#。対応バス/インターフェース: General。 |
| 17 | EP | GND | パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。 |











![MCP4261-104E/ML (QFN-16-EP(4x4)) — MCP414X/416X/424X/426X - 8-Lead Plastic Small Outline (SN) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at | MCP414X/416X/424X/426X | DS22059B-page 72](/api/v1/assets/C184659/extracted/figures/p72_fig01.png)
