ChipDocs.org
4070 부품PDF 업로드
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATXMEGA8E5-M4U

MICROCHIPQFN-32-EP(4x4) · 33 핀 · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · ATXMEGA8E5-M4U (QFN-32-EP(4x4))1GND2PA43PA34PA25PA16PA07PDI8PDI/RESET#9PC710PC611PC512PC413PC314PC215PC116PC017VCC33EPAD32AVCC31PA530PA629PA728PD027PD126PD225PD324PD423PD522PD621PD720PR019PR118GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D 풋프린트
123456789101112131415161718192021222324252627282930313233E=4.00mm · Pitch e=0.40mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D CAD 모델
패키지 외형: 4.00mm × 4.00mm · 피치: 0.40mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (33/33)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1GNDGND접지 기준 핀 (GND)
2PA4I/O다중화 I/O 및 주변장치 핀 PA4 (General)
3PA3I/O다중화 I/O 및 주변장치 핀 PA3 (General)
4PA2I/O다중화 I/O 및 주변장치 핀 PA2 (General)
5PA1I/O다중화 I/O 및 주변장치 핀 PA1 (General)
6PA0I/O다중화 I/O 및 주변장치 핀 PA0 (General)
7PDII/O다중화 I/O 및 주변장치 핀 PDI (General)
8PDI/RESET#I시스템 활성화 및 하드웨어 리셋 (PDI/RESET#)
9PC7I/O다중화 I/O 및 주변장치 핀 PC7 (General)
10PC6I/O다중화 I/O 및 주변장치 핀 PC6 (General)
11PC5I/O다중화 I/O 및 주변장치 핀 PC5 (General)
12PC4I/O다중화 I/O 및 주변장치 핀 PC4 (General)
13PC3I/O다중화 I/O 및 주변장치 핀 PC3 (General)
14PC2I/O다중화 I/O 및 주변장치 핀 PC2 (General)
15PC1I/O다중화 I/O 및 주변장치 핀 PC1 (General)
16PC0I/O다중화 I/O 및 주변장치 핀 PC0 (General)
17VCCPower전원 공급 입력 핀 (VCC — 3.3V / 5.0V Standard Logic)
18GNDGND접지 기준 핀 (GND)
19PR1I/O다중화 I/O 및 주변장치 핀 PR1 (General)
20PR0I/O다중화 I/O 및 주변장치 핀 PR0 (General)
21PD7I/O다중화 I/O 및 주변장치 핀 PD7 (General)
22PD6I/O다중화 I/O 및 주변장치 핀 PD6 (General)
23PD5I/O다중화 I/O 및 주변장치 핀 PD5 (General)
24PD4I/O다중화 I/O 및 주변장치 핀 PD4 (General)
25PD3I/O다중화 I/O 및 주변장치 핀 PD3 (General)
26PD2I/O다중화 I/O 및 주변장치 핀 PD2 (General)
27PD1I/O다중화 I/O 및 주변장치 핀 PD1 (General)
28PD0I/O다중화 I/O 및 주변장치 핀 PD0 (General)
29PA7I/O다중화 I/O 및 주변장치 핀 PA7 (General)
30PA6I/O다중화 I/O 및 주변장치 핀 PA6 (General)
31PA5I/O다중화 I/O 및 주변장치 핀 PA5 (General)
32AVCCPower전원 공급 입력 핀 (AVCC — 3.3V / 5.0V Standard Logic)
33EPADGND노출형 방열 패드 및 접지 (EPAD)
PIN 1 GND
GND
접지 기준 핀 (GND)
설계 권장 사항: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

추출 도면 갤러리 (6 표준 도면 + 7 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
1. 실제 3D 패키지 모델REPRESENTATIVE
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (33 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 4. 패키지 외형 치수 (D×E×A)
QFN-32-EP(4x4) · 4.00×4.00mm · 피치 0.40mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (33 Pads)확대 ›
6. 응용 회로도SCHEMATIC
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (7개 도면 · 1/1 페이지)
ATXMEGA8E5 / ATXMEGA32E5 제품군의 원본 도면 7개 중 1–7번째 표시 중
P4 · p04_fig011981×2068px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Notes: 1. For full details on pinout and alternate pin functions refer to “Pinout and Pin Functions” on page 57.
Notes: 1. For full details on pinout and alternate pin functions refer to “Pinout and Pin Functions” on page 57.
P21 · p21_fig011862×1798px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Figure 11-1. The Clock System, Clock Sources, and Clock Distribution
Figure 11-1. The Clock System, Clock Sources, and Clock Distribution
P21 · p21_fig01P21
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Datasheet Page 21 (p21_fig01)
Datasheet Page 21 (p21_fig01)
P57 · p57_fig012040×505px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — 32.1.4 Timer/Counter and WEX Functions
32.1.4 Timer/Counter and WEX Functions
P57 · p57_fig022039×574px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — 57 XMEGA E5 [DATASHEET]
57 XMEGA E5 [DATASHEET]
P68 · p68_fig012038×2425px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — 68 XMEGA E5 [DATASHEET]
68 XMEGA E5 [DATASHEET]
P68 · p68_fig01P68
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Datasheet Page 68 (p68_fig01)
Datasheet Page 68 (p68_fig01)

전기적 사양 & 상세 부품 사양 (ATXMEGA8E5-M4U)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:ATXMEGA8E5-M4U (QFN-32-EP(4x4)) 부품은 32핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 4.00 × 4.00 × 0.85 mm (핀 피치 e = 0.40 mm)입니다. 동작 전압 1.8V ~ 5.5V (Theo Datasheet), 동작 온도 -40°C ~ +85°C (Industrial Grade) 및 UART, SPI, I2C, ADC, PWM 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-40°C ~ +85°C (Industrial Grade)
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
8MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
패키지 패밀리: QFN (QFN-32-EP(4x4))
핀 수 및 리드 피치N / e
32 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
UART, SPI, I2C, ADC, PWM
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼33 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트33 개 패드 · 피치 0.40mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 2.80×2.80mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified
IPC-7351B

동일 칩 패밀리 파생 모델 — ATXMEGA8E5 / ATXMEGA32E5 (2)

동일 데이터시트를 공유하는 패키지 변형 또는 파생 부품 번호 선택

기계적 치수 및 랜드 패턴 (QFN-32-EP(4x4))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
4.00 × 4.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.40mm
패드 크기 (W × L)Level B
0.22 × 0.80 mm
핀 수 / 총 패드 수Topology
33P / 33Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
Per application circuit
QFN-32-EP(4x4)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — ATXMEGA8E5-M4U (QFN-32-EP(4x4))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

ATXMEGA8E5-M4U (QFN-32-EP(4x4))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 ATXMEGA8E5-M4U(QFN-32-EP(4x4) 패키지)은 핀 피치 0.40 mm의 33핀 소자입니다. 주요 핀 구성: 1 (GND: 접지 기준 핀 (GND)), 2 (PA4: 다중화 I/O 및 주변장치 핀 PA4 (General)), 3 (PA3: 다중화 I/O 및 주변장치 핀 PA3 (General)), 4 (PA2: 다중화 I/O 및 주변장치 핀 PA2 (General)), 5 (PA1: 다중화 I/O 및 주변장치 핀 PA1 (General)), 6 (PA0: 다중화 I/O 및 주변장치 핀 PA0 (General)).

ATXMEGA8E5-M4U의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 ATXMEGA8E5-M4U(QFN-32-EP(4x4)) 본체 크기는 4.00 × 4.00 mm, 피치 e = 0.40 mm이며 총 33개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 2.80 × 2.80 mm, IPC-7525 60% 스텐실 창 적용).

ATXMEGA8E5-M4U용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 ATXMEGA8E5-M4U(MICROCHIP, QFN-32-EP(4x4))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (33 핀) 및 ATXMEGA8E5 / ATXMEGA32E5 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
2PA4Digital_IO신호 단자 PA4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA4. 지원 버스 프로토콜: General.
3PA3Digital_IO신호 단자 PA3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA3. 지원 버스 프로토콜: General.
4PA2Digital_IO신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: General.
5PA1Digital_IO신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: General.
6PA0Digital_IO신호 단자 PA0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA0. 지원 버스 프로토콜: General.
7PDIDigital_IO신호 단자 PDI (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PDI. 지원 버스 프로토콜: General.
8PDI/RESET#Digital_IO로우 액티브 하드웨어 리셋 단자 (PDI/RESET#): Low로 당기면 코어 및 모든 주변장치가 초기화됩니다.
9PC7Digital_IO신호 단자 PC7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC7. 지원 버스 프로토콜: General.
10PC6Digital_IO신호 단자 PC6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC6. 지원 버스 프로토콜: General.
11PC5Digital_IO신호 단자 PC5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC5. 지원 버스 프로토콜: General.
12PC4Digital_IO신호 단자 PC4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC4. 지원 버스 프로토콜: General.
13PC3Digital_IO신호 단자 PC3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC3. 지원 버스 프로토콜: General.
14PC2Digital_IO신호 단자 PC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC2. 지원 버스 프로토콜: General.
15PC1Digital_IO신호 단자 PC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC1. 지원 버스 프로토콜: General.
16PC0Digital_IO신호 단자 PC0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC0. 지원 버스 프로토콜: General.
17VCCPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VCC, 최대 정격: 5.5V)입니다.
18GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (GND)입니다.
19PR1Digital_IO신호 단자 PR1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PR1. 지원 버스 프로토콜: General.
20PR0Digital_IO신호 단자 PR0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PR0. 지원 버스 프로토콜: General.
21PD7Digital_IO신호 단자 PD7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD7. 지원 버스 프로토콜: General.
22PD6Digital_IO신호 단자 PD6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD6. 지원 버스 프로토콜: General.
23PD5Digital_IO신호 단자 PD5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD5. 지원 버스 프로토콜: General.
24PD4Digital_IO신호 단자 PD4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD4. 지원 버스 프로토콜: General.
25PD3Digital_IO신호 단자 PD3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD3. 지원 버스 프로토콜: General.
26PD2Digital_IO신호 단자 PD2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD2. 지원 버스 프로토콜: General.
27PD1Digital_IO신호 단자 PD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD1. 지원 버스 프로토콜: General.
28PD0Digital_IO신호 단자 PD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD0. 지원 버스 프로토콜: General.
29PA7Digital_IO신호 단자 PA7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA7. 지원 버스 프로토콜: General.
30PA6Digital_IO신호 단자 PA6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA6. 지원 버스 프로토콜: General.
31PA5Digital_IO신호 단자 PA5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA5. 지원 버스 프로토콜: General.
32AVCCPower_In3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (AVCC, 최대 정격: 5.5V)입니다.
33EPADGND패키지 하단 노출 방열 패드 (EPAD)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다.
탐색부품패키지제조사업로드