ChipDocs.org
4070 BAUTEILEPDF hochladen
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATXMEGA8E5-M4U

MICROCHIPQFN-32-EP(4x4) · 33 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · ATXMEGA8E5-M4U (QFN-32-EP(4x4))1GND2PA43PA34PA25PA16PA07PDI8PDI/RESET#9PC710PC611PC512PC413PC314PC215PC116PC017VCC33EPAD32AVCC31PA530PA629PA728PD027PD126PD225PD324PD423PD522PD621PD720PR019PR118GNDGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233E=4.00mm · Pitch e=0.40mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.00mm × 4.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1GNDGNDMasseanschluss (GND)
2PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
3PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
4PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
5PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (General)
6PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (General)
7PDII/OMultiplex-I/O- & Peripherie-Pin PDI (General)
8PDI/RESET#ISystemfreigabe & Hardware-Reset (PDI/RESET#)
9PC7I/OMultiplex-I/O- & Peripherie-Pin PC7 (General)
10PC6I/OMultiplex-I/O- & Peripherie-Pin PC6 (General)
11PC5I/OMultiplex-I/O- & Peripherie-Pin PC5 (General)
12PC4I/OMultiplex-I/O- & Peripherie-Pin PC4 (General)
13PC3I/OMultiplex-I/O- & Peripherie-Pin PC3 (General)
14PC2I/OMultiplex-I/O- & Peripherie-Pin PC2 (General)
15PC1I/OMultiplex-I/O- & Peripherie-Pin PC1 (General)
16PC0I/OMultiplex-I/O- & Peripherie-Pin PC0 (General)
17VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
18GNDGNDMasseanschluss (GND)
19PR1I/OMultiplex-I/O- & Peripherie-Pin PR1 (General)
20PR0I/OMultiplex-I/O- & Peripherie-Pin PR0 (General)
21PD7I/OMultiplex-I/O- & Peripherie-Pin PD7 (General)
22PD6I/OMultiplex-I/O- & Peripherie-Pin PD6 (General)
23PD5I/OMultiplex-I/O- & Peripherie-Pin PD5 (General)
24PD4I/OMultiplex-I/O- & Peripherie-Pin PD4 (General)
25PD3I/OMultiplex-I/O- & Peripherie-Pin PD3 (General)
26PD2I/OMultiplex-I/O- & Peripherie-Pin PD2 (General)
27PD1I/OMultiplex-I/O- & Peripherie-Pin PD1 (General)
28PD0I/OMultiplex-I/O- & Peripherie-Pin PD0 (General)
29PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
30PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
31PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
32AVCCPowerVersorgungsspannungseingang (AVCC — 3.3V / 5.0V Standard Logic)
33EPADGNDFreiliegendes Thermal- & Masse-Pad (EPAD)
PIN 1 GND
GND
Masseanschluss (GND)
Designhinweis: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 7 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 4. Gehäuseabmessungen (D×E×A)
QFN-32-EP(4x4) · 4.00×4.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (7 Abb. · Seite 1/1)
Zeige 1–7 von 7 unbeschnittenen Originalzeichnungen für ATXMEGA8E5 / ATXMEGA32E5
P4 · p04_fig011981×2068px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Notes: 1. For full details on pinout and alternate pin functions refer to “Pinout and Pin Functions” on page 57.
Notes: 1. For full details on pinout and alternate pin functions refer to “Pinout and Pin Functions” on page 57.
P21 · p21_fig011862×1798px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Figure 11-1. The Clock System, Clock Sources, and Clock Distribution
Figure 11-1. The Clock System, Clock Sources, and Clock Distribution
P21 · p21_fig01P21
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Datasheet Page 21 (p21_fig01)
Datasheet Page 21 (p21_fig01)
P57 · p57_fig012040×505px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — 32.1.4 Timer/Counter and WEX Functions
32.1.4 Timer/Counter and WEX Functions
P57 · p57_fig022039×574px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — 57 XMEGA E5 [DATASHEET]
57 XMEGA E5 [DATASHEET]
P68 · p68_fig012038×2425px
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — 68 XMEGA E5 [DATASHEET]
68 XMEGA E5 [DATASHEET]
P68 · p68_fig01P68
ATXMEGA8E5-M4U (QFN-32-EP(4x4)) — Datasheet Page 68 (p68_fig01)
Datasheet Page 68 (p68_fig01)

Elektrische Spezifikationen & Bauteildetails (ATXMEGA8E5-M4U)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:ATXMEGA8E5-M4U (QFN-32-EP(4x4)) ist ein 32-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.00 × 4.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
8MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-32-EP(4x4))
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint33 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.80×2.80mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — ATXMEGA8E5 / ATXMEGA32E5 (2)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (QFN-32-EP(4x4))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.00 × 4.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.22 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-32-EP(4x4)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — ATXMEGA8E5-M4U (QFN-32-EP(4x4))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ATXMEGA8E5-M4U (QFN-32-EP(4x4))?

Das Bauteil ATXMEGA8E5-M4U von MICROCHIP im QFN-32-EP(4x4)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (GND: Masseanschluss (GND)), 2 (PA4: Multiplex-I/O- & Peripherie-Pin PA4 (General)), 3 (PA3: Multiplex-I/O- & Peripherie-Pin PA3 (General)), 4 (PA2: Multiplex-I/O- & Peripherie-Pin PA2 (General)), 5 (PA1: Multiplex-I/O- & Peripherie-Pin PA1 (General)), 6 (PA0: Multiplex-I/O- & Peripherie-Pin PA0 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der ATXMEGA8E5-M4U?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ATXMEGA8E5-M4U (QFN-32-EP(4x4)) 4.00 × 4.00 mm bei einem Pitch e = 0.40 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.80 × 2.80 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ATXMEGA8E5-M4U heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ATXMEGA8E5-M4U (MICROCHIP, QFN-32-EP(4x4)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & ATXMEGA8E5 / ATXMEGA32E5 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
2PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
3PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
4PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.
5PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: General.
6PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: General.
7PDIDigital_IOSignalanschluss PDI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PDI. Unterstützte Bus-Schnittstellen: General.
8PDI/RESET#Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (PDI/RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück.
9PC7Digital_IOSignalanschluss PC7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC7. Unterstützte Bus-Schnittstellen: General.
10PC6Digital_IOSignalanschluss PC6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC6. Unterstützte Bus-Schnittstellen: General.
11PC5Digital_IOSignalanschluss PC5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC5. Unterstützte Bus-Schnittstellen: General.
12PC4Digital_IOSignalanschluss PC4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC4. Unterstützte Bus-Schnittstellen: General.
13PC3Digital_IOSignalanschluss PC3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC3. Unterstützte Bus-Schnittstellen: General.
14PC2Digital_IOSignalanschluss PC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC2. Unterstützte Bus-Schnittstellen: General.
15PC1Digital_IOSignalanschluss PC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC1. Unterstützte Bus-Schnittstellen: General.
16PC0Digital_IOSignalanschluss PC0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC0. Unterstützte Bus-Schnittstellen: General.
17VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
18GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
19PR1Digital_IOSignalanschluss PR1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PR1. Unterstützte Bus-Schnittstellen: General.
20PR0Digital_IOSignalanschluss PR0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PR0. Unterstützte Bus-Schnittstellen: General.
21PD7Digital_IOSignalanschluss PD7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD7. Unterstützte Bus-Schnittstellen: General.
22PD6Digital_IOSignalanschluss PD6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD6. Unterstützte Bus-Schnittstellen: General.
23PD5Digital_IOSignalanschluss PD5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD5. Unterstützte Bus-Schnittstellen: General.
24PD4Digital_IOSignalanschluss PD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD4. Unterstützte Bus-Schnittstellen: General.
25PD3Digital_IOSignalanschluss PD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD3. Unterstützte Bus-Schnittstellen: General.
26PD2Digital_IOSignalanschluss PD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD2. Unterstützte Bus-Schnittstellen: General.
27PD1Digital_IOSignalanschluss PD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD1. Unterstützte Bus-Schnittstellen: General.
28PD0Digital_IOSignalanschluss PD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD0. Unterstützte Bus-Schnittstellen: General.
29PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
30PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
31PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
32AVCCPower_InPositiver Versorgungseingang (AVCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
33EPADGNDFreiliegendes Boden-Wärmeleitpad (EPAD) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload