ChipDocs.org
⌘K
2284 器件上传PDF
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATBTLC1000A-UU-T

MICROCHIPID: C5949683WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A · 31 引脚 · Pitch 0.35mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)A2VDDIOA4XO_PA6VDD VCO&VDD_B1AO_GPIO0_B3VDDIO_SWITCHB5XO_NB7RFIOC2RTC_CLKP_C4TPPC6VDD_RFD1RTC_CLKN_D3LP_GPIO13_D5LP_GPIO0_D7RFGNDE2CHIP_ENE4VSSJ6LP_GPIO8_J4LP_GPIO10_J2VSWH7LP_GPIO3_H5LP_GPIO9_H3GND_BUCKH1VDDC_PD4G6LP_GPIO2_G4LP_GPIO12_G2VBATT_BUCKF7LP_GPIO1_F5LP_GPIO11_F3GPIO_MS1F1LP_LDOOUT1P2E6VDD_AMSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D封装焊盘
A2A4A6B1B3B5B7C2C4C6D1D3D5D7E2E4E6F1F3F5F7G2G4G6H1H3H5H7J2J4J6E=2.20mm · Pitch e=0.35mmD=2.10mm-3-2-101233210-1-2-3mm
3. 3D实体模型
封装外形: 2.20mm × 2.10mm · 间距 Pitch: 0.35mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (31/31)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
A2VDDIOPower正电源供电引脚 (VDDIO — 3.3V / 5.0V Standard Logic)
A4XO_PI/O多功能复用 I/O 与外设引脚 XO_P (RTC/CLK)
A6VDD VCO&VDD_SXDIG_Power正电源供电引脚 (VDD VCO&VDD_SXDIG_ — 3.3V / 5.0V Standard Logic)
B1AO_GPIO0_I/O多功能复用 I/O 与外设引脚 AO_GPIO0_ (General)
B3VDDIO_SWITCHPower正电源供电引脚 (VDDIO_SWITCH — 3.3V / 5.0V Standard Logic)
B5XO_NI/O多功能复用 I/O 与外设引脚 XO_N (RTC/CLK)
B7RFIOI/O多功能复用 I/O 与外设引脚 RFIO (General)
C2RTC_CLKP_I/O多功能复用 I/O 与外设引脚 RTC_CLKP_ (RTC/CLK)
C4TPPI/O多功能复用 I/O 与外设引脚 TPP (General)
C6VDD_RFPower正电源供电引脚 (VDD_RF — 3.3V / 5.0V Standard Logic)
D1RTC_CLKN_I/O多功能复用 I/O 与外设引脚 RTC_CLKN_ (RTC/CLK)
D3LP_GPIO13_I/O多功能复用 I/O 与外设引脚 LP_GPIO13_ (SPI)
D5LP_GPIO0_I/O多功能复用 I/O 与外设引脚 LP_GPIO0_ (General)
D7RFGNDGND电源参考地引脚 (RFGND)
E2CHIP_ENI/O多功能复用 I/O 与外设引脚 CHIP_EN (General)
E4VSSGND电源参考地引脚 (VSS)
E6VDD_AMSPower正电源供电引脚 (VDD_AMS — 3.3V / 5.0V Standard Logic)
F1LP_LDOOUT1P2__I/O多功能复用 I/O 与外设引脚 LP_LDOOUT1P2__ (General)
F3GPIO_MS1I/O多功能复用 I/O 与外设引脚 GPIO_MS1 (ADC)
F5LP_GPIO11_I/O多功能复用 I/O 与外设引脚 LP_GPIO11_ (SPI)
F7LP_GPIO1_I/O多功能复用 I/O 与外设引脚 LP_GPIO1_ (General)
G2VBATT_BUCKPower正电源供电引脚 (VBATT_BUCK — 3.3V / 5.0V Standard Logic)
G4LP_GPIO12_I/O多功能复用 I/O 与外设引脚 LP_GPIO12_ (SPI)
G6LP_GPIO2_I/O多功能复用 I/O 与外设引脚 LP_GPIO2_ (UART)
H1VDDC_PD4Power稳压电源输出端 (VDDC_PD4 — 3.3V / 5.0V Standard Logic)
H3GND_BUCKGND电源参考地引脚 (GND_BUCK)
H5LP_GPIO9_I/O多功能复用 I/O 与外设引脚 LP_GPIO9_ (I2C)
H7LP_GPIO3_I/O多功能复用 I/O 与外设引脚 LP_GPIO3_ (UART)
J2VSWI/O多功能复用 I/O 与外设引脚 VSW (General)
J4LP_GPIO10_I/O多功能复用 I/O 与外设引脚 LP_GPIO10_ (SPI)
J6LP_GPIO8_I/O多功能复用 I/O 与外设引脚 LP_GPIO8_ (I2C)
PIN A2 VDDIO
Power
正电源供电引脚 (VDDIO — 3.3V / 5.0V Standard Logic)
PCB布线建议: I/OSupply canbelessthanorequaltoVBATT BUCK ,_
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 4 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: ATBTLC1000A-UU-T (MICROCHIP · WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (31 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 4. 封装机械外形图 (D×E×A)
WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A · 2.20×2.10mm · 节距 0.35mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (31 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (4 张图纸 · 第 1/1 页)
显示第 1–4 张，共 4 张完整原图 (来自 ATBTLC1000A 系列)
P6 · p06_fig01精确匹配封装
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Figure 4-1. ATBTLC1000 WLCSP Pin Assignment
Figure 4-1. ATBTLC1000 WLCSP Pin Assignment
P8 · p08_fig01精确匹配封装
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Figure 5-1. ATBTLC1000 31L WLCSP Package Outline Drawing
Figure 5-1. ATBTLC1000 31L WLCSP Package Outline Drawing
P5 · p05_fig011772×1009px
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Figure 3-1. ATBTLC1000 Block Diagram
Figure 3-1. ATBTLC1000 Block Diagram
P8 · p08_fig01P8
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)

电气参数与元器件规格详情 (ATBTLC1000A-UU-T)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) 是一款 31 引脚的标准电子与连接器元件，机械封装尺寸为 2.10 × 2.20 × 0.55 mm（引脚间距 e = 0.35 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, CAN, RTC/CLK 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
2.4GHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
2.10 × 2.20 × 0.55 mm (A1=0.18 mm)
封装类型：WLCSP (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)
引脚总数与中心间距N / e
31 Pins | Pitch e = 0.35 mm (13.9 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, CAN, RTC/CLK
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号31 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘31 个焊盘 · 节距 0.35mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
2.10 × 2.20 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.55mm · e=0.35mm
焊盘尺寸 (W × L)Level B
0.20 × 0.20 mm
引脚数 / 总焊盘数Topology
31P / 31Pad (BGA_GRID)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 ATBTLC1000A-UU-T 采用 WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A 封装，共 31 脚，引脚间距 0.35 mm。主要引脚包括：A2 (VDDIO: 正电源供电引脚 (VDDIO — 3.3V / 5.0V Standard Logic)), A4 (XO_P: 多功能复用 I/O 与外设引脚 XO_P (RTC/CLK)), A6 (VDD VCO&VDD_SXDIG_: 正电源供电引脚 (VDD VCO&VDD_SXDIG_ — 3.3V / 5.0V Standard Logic)), B1 (AO_GPIO0_: 多功能复用 I/O 与外设引脚 AO_GPIO0_ (General)), B3 (VDDIO_SWITCH: 正电源供电引脚 (VDDIO_SWITCH — 3.3V / 5.0V Standard Logic)), B5 (XO_N: 多功能复用 I/O 与外设引脚 XO_N (RTC/CLK))。

ATBTLC1000A-UU-T 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) 本体轮廓为 2.20 × 2.10 mm，引脚间距 e = 0.35 mm，共计 31 个铜箔焊盘。

哪里可以下载 ATBTLC1000A-UU-T 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 ATBTLC1000A-UU-T (MICROCHIP, WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (31 脚) 与 ATBTLC1000A 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
A2VDDIOPower_In主供电输入引脚 (VDDIO)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
A4XO_PDigital_IO信号引脚 XO_P（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XO_P。支持总线接口：RTC/CLK。
A6VDD VCO&VDD_SXDIG_Power_In主供电输入引脚 (VDD VCO&VDD_SXDIG_)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
B1AO_GPIO0_Digital_IO信号引脚 AO_GPIO0_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AO_GPIO0_。支持总线接口：General。
B3VDDIO_SWITCHPower_In主供电输入引脚 (VDDIO_SWITCH)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
B5XO_NDigital_IO信号引脚 XO_N（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：XO_N。支持总线接口：RTC/CLK。
B7RFIORF_50Ohm信号引脚 RFIO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RFIO。支持总线接口：General。
C2RTC_CLKP_Digital_IO信号引脚 RTC_CLKP_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RTC_CLKP_。支持总线接口：RTC/CLK。
C4TPPDigital_IO信号引脚 TPP（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：TPP。支持总线接口：General。
C6VDD_RFPower_In主供电输入引脚 (VDD_RF)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
D1RTC_CLKN_Digital_IO信号引脚 RTC_CLKN_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：RTC_CLKN_。支持总线接口：RTC/CLK。
D3LP_GPIO13_Digital_IO信号引脚 LP_GPIO13_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPIMISO, SPIFLASHRXD。支持总线接口：SPI。
D5LP_GPIO0_Digital_IO信号引脚 LP_GPIO0_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LP_GPIO0_。支持总线接口：General。
D7RFGNDGND0V 接地回路引脚 (RFGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E2CHIP_ENDigital_IO信号引脚 CHIP_EN（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CHIP_EN。支持总线接口：General。
E4VSSGND0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
E6VDD_AMSPower_In主供电输入引脚 (VDD_AMS)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
F1LP_LDOOUT1P2__Digital_IO信号引脚 LP_LDOOUT1P2__（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LP_LDOOUT1P2__。支持总线接口：General。
F3GPIO_MS1Digital_IO信号引脚 GPIO_MS1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：GPIO_MS1。支持总线接口：ADC。
F5LP_GPIO11_Digital_IO信号引脚 LP_GPIO11_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPIMOSI, SPIFLASHTXD。支持总线接口：SPI。
F7LP_GPIO1_Digital_IO信号引脚 LP_GPIO1_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LP_GPIO1_。支持总线接口：General。
G2VBATT_BUCKPower_In主供电输入引脚 (VBATT_BUCK)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
G4LP_GPIO12_Digital_IO信号引脚 LP_GPIO12_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPISSN, SPIFLASHSSN。支持总线接口：SPI。
G6LP_GPIO2_Digital_IO信号引脚 LP_GPIO2_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LP_GPIO2_。支持总线接口：UART。
H1VDDC_PD4Power_Out稳压电源输出引脚 (VDDC_PD4)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
H3GND_BUCKGND0V 接地回路引脚 (GND_BUCK)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
H5LP_GPIO9_Digital_IO信号引脚 LP_GPIO9_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：I2C_SCL。支持总线接口：I2C。
H7LP_GPIO3_Digital_IO信号引脚 LP_GPIO3_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：LP_GPIO3_。支持总线接口：UART。
J2VSWDigital_IO信号引脚 VSW（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VSW。支持总线接口：General。
J4LP_GPIO10_Digital_IO信号引脚 LP_GPIO10_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPISCK, SPIFLASHSCK。支持总线接口：SPI。
J6LP_GPIO8_Digital_IO信号引脚 LP_GPIO8_（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：I2C_SDA。支持总线接口：I2C。
探索器件库封装厂商上传