ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATBTLC1000A-UU-T

MICROCHIPID: C5949683WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A · 31 chân · Pitch 0.35mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)A2VDDIOA4XO_PA6VDD VCO&VDD_B1AO_GPIO0_B3VDDIO_SWITCHB5XO_NB7RFIOC2RTC_CLKP_C4TPPC6VDD_RFD1RTC_CLKN_D3LP_GPIO13_D5LP_GPIO0_D7RFGNDE2CHIP_ENE4VSSJ6LP_GPIO8_J4LP_GPIO10_J2VSWH7LP_GPIO3_H5LP_GPIO9_H3GND_BUCKH1VDDC_PD4G6LP_GPIO2_G4LP_GPIO12_G2VBATT_BUCKF7LP_GPIO1_F5LP_GPIO11_F3GPIO_MS1F1LP_LDOOUT1P2E6VDD_AMSGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. FOOTPRINT 2D
A2A4A6B1B3B5B7C2C4C6D1D3D5D7E2E4E6F1F3F5F7G2G4G6H1H3H5H7J2J4J6E=2.20mm · Pitch e=0.35mmD=2.10mm-3-2-101233210-1-2-3mm
3. MÔ HÌNH 3D
Kích thước vỏ: 2.20mm × 2.10mm · Pitch: 0.35mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (31/31)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
A2VDDIOPowerChân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic)
A4XO_PI/OChân Đa năng Vào/Ra & Ngoại vi XO_P (RTC/CLK)
A6VDD VCO&VDD_SXDIG_PowerChân cấp nguồn dương (VDD VCO&VDD_SXDIG_ — 3.3V / 5.0V Standard Logic)
B1AO_GPIO0_I/OChân Đa năng Vào/Ra & Ngoại vi AO_GPIO0_ (General)
B3VDDIO_SWITCHPowerChân cấp nguồn dương (VDDIO_SWITCH — 3.3V / 5.0V Standard Logic)
B5XO_NI/OChân Đa năng Vào/Ra & Ngoại vi XO_N (RTC/CLK)
B7RFIOI/OChân Đa năng Vào/Ra & Ngoại vi RFIO (General)
C2RTC_CLKP_I/OChân Đa năng Vào/Ra & Ngoại vi RTC_CLKP_ (RTC/CLK)
C4TPPI/OChân Đa năng Vào/Ra & Ngoại vi TPP (General)
C6VDD_RFPowerChân cấp nguồn dương (VDD_RF — 3.3V / 5.0V Standard Logic)
D1RTC_CLKN_I/OChân Đa năng Vào/Ra & Ngoại vi RTC_CLKN_ (RTC/CLK)
D3LP_GPIO13_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO13_ (SPI)
D5LP_GPIO0_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO0_ (General)
D7RFGNDGNDChân Mass Tham chiếu (RFGND)
E2CHIP_ENI/OChân Đa năng Vào/Ra & Ngoại vi CHIP_EN (General)
E4VSSGNDChân Mass Tham chiếu (VSS)
E6VDD_AMSPowerChân cấp nguồn dương (VDD_AMS — 3.3V / 5.0V Standard Logic)
F1LP_LDOOUT1P2__I/OChân Đa năng Vào/Ra & Ngoại vi LP_LDOOUT1P2__ (General)
F3GPIO_MS1I/OChân Đa năng Vào/Ra & Ngoại vi GPIO_MS1 (ADC)
F5LP_GPIO11_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO11_ (SPI)
F7LP_GPIO1_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO1_ (General)
G2VBATT_BUCKPowerChân cấp nguồn dương (VBATT_BUCK — 3.3V / 5.0V Standard Logic)
G4LP_GPIO12_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO12_ (SPI)
G6LP_GPIO2_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO2_ (UART)
H1VDDC_PD4PowerNgõ ra nguồn ổn áp (VDDC_PD4 — 3.3V / 5.0V Standard Logic)
H3GND_BUCKGNDChân Mass Tham chiếu (GND_BUCK)
H5LP_GPIO9_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO9_ (I2C)
H7LP_GPIO3_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO3_ (UART)
J2VSWI/OChân Đa năng Vào/Ra & Ngoại vi VSW (General)
J4LP_GPIO10_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO10_ (SPI)
J6LP_GPIO8_I/OChân Đa năng Vào/Ra & Ngoại vi LP_GPIO8_ (I2C)
PIN A2 VDDIO
Power
Chân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic)
Lưu ý thiết kế: I/OSupply canbelessthanorequaltoVBATT BUCK ,_
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 4 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: ATBTLC1000A-UU-T (MICROCHIP · WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (31 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A · 2.20×2.10mm · Pitch 0.35mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (31 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (4 hình · Trang 1/1)
Hiển thị hình 1–4 trên 4 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip ATBTLC1000A
P6 · p06_fig01ĐÚNG KIỂU VỎ
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Figure 4-1. ATBTLC1000 WLCSP Pin Assignment
Figure 4-1. ATBTLC1000 WLCSP Pin Assignment
P8 · p08_fig01ĐÚNG KIỂU VỎ
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Figure 5-1. ATBTLC1000 31L WLCSP Package Outline Drawing
Figure 5-1. ATBTLC1000 31L WLCSP Package Outline Drawing
P5 · p05_fig011772×1009px
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Figure 3-1. ATBTLC1000 Block Diagram
Figure 3-1. ATBTLC1000 Block Diagram
P8 · p08_fig01P8
ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (ATBTLC1000A-UU-T)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) là linh kiện điện tử & kết nối tiêu chuẩn 31 chân, kích thước bao hình cơ khí 2.10 × 2.20 × 0.55 mm (bước chân e = 0.35 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, CAN, RTC/CLK.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
2.4GHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
2.10 × 2.20 × 0.55 mm (A1=0.18 mm)
Họ đóng gói: WLCSP (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)
Số lượng chân & Bước chânN / e
31 Pins | Pitch e = 0.35 mm (13.9 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, CAN, RTC/CLK
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol31 chân phân nhóm tự động
OK
IPC-7351B Land Pattern31 pads · Pitch 0.35mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
2.10 × 2.20 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.55mm · e=0.35mm
Kích thước Pad (W × L)Level B
0.20 × 0.20 mm
Số chân / Tổng số PadTopology
31P / 31Pad (BGA_GRID)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) như thế nào?

Linh kiện ATBTLC1000A-UU-T do MICROCHIP sản xuất đóng gói kiểu WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A gồm 31 chân với bước chân (pitch) 0.35 mm. Các chân tiêu biểu gồm: A2 (VDDIO: Chân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic)), A4 (XO_P: Chân Đa năng Vào/Ra & Ngoại vi XO_P (RTC/CLK)), A6 (VDD VCO&VDD_SXDIG_: Chân cấp nguồn dương (VDD VCO&VDD_SXDIG_ — 3.3V / 5.0V Standard Logic)), B1 (AO_GPIO0_: Chân Đa năng Vào/Ra & Ngoại vi AO_GPIO0_ (General)), B3 (VDDIO_SWITCH: Chân cấp nguồn dương (VDDIO_SWITCH — 3.3V / 5.0V Standard Logic)), B5 (XO_N: Chân Đa năng Vào/Ra & Ngoại vi XO_N (RTC/CLK)).

Kích thước Footprint chuẩn IPC-7351B của ATBTLC1000A-UU-T là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ATBTLC1000A-UU-T (WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) có kích thước danh định 2.20 × 2.10 mm, bước chân e = 0.35 mm, tổng số 31 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ATBTLC1000A-UU-T ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ATBTLC1000A-UU-T (MICROCHIP, WLCSP-31_L2.2-W2.1_ATMEL_ATBTL1000A) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (31 chân) & Liên kết Biến thể Họ ATBTLC1000AMở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
A2VDDIOPower_InChân cấp nguồn dương (VDDIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
A4XO_PDigital_IOChân tín hiệu XO_P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XO_P. Giao thức hỗ trợ: RTC/CLK.
A6VDD VCO&VDD_SXDIG_Power_InChân cấp nguồn dương (VDD VCO&VDD_SXDIG_) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
B1AO_GPIO0_Digital_IOChân tín hiệu AO_GPIO0_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): AO_GPIO0_. Giao thức hỗ trợ: General.
B3VDDIO_SWITCHPower_InChân cấp nguồn dương (VDDIO_SWITCH) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
B5XO_NDigital_IOChân tín hiệu XO_N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XO_N. Giao thức hỗ trợ: RTC/CLK.
B7RFIORF_50OhmChân tín hiệu RFIO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RFIO. Giao thức hỗ trợ: General.
C2RTC_CLKP_Digital_IOChân tín hiệu RTC_CLKP_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RTC_CLKP_. Giao thức hỗ trợ: RTC/CLK.
C4TPPDigital_IOChân tín hiệu TPP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TPP. Giao thức hỗ trợ: General.
C6VDD_RFPower_InChân cấp nguồn dương (VDD_RF) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
D1RTC_CLKN_Digital_IOChân tín hiệu RTC_CLKN_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RTC_CLKN_. Giao thức hỗ trợ: RTC/CLK.
D3LP_GPIO13_Digital_IOChân tín hiệu LP_GPIO13_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPIMISO, SPIFLASHRXD. Giao thức hỗ trợ: SPI.
D5LP_GPIO0_Digital_IOChân tín hiệu LP_GPIO0_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LP_GPIO0_. Giao thức hỗ trợ: General.
D7RFGNDGNDChân nối đất (RFGND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
E2CHIP_ENDigital_IOChân tín hiệu CHIP_EN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CHIP_EN. Giao thức hỗ trợ: General.
E4VSSGNDChân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
E6VDD_AMSPower_InChân cấp nguồn dương (VDD_AMS) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
F1LP_LDOOUT1P2__Digital_IOChân tín hiệu LP_LDOOUT1P2__ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LP_LDOOUT1P2__. Giao thức hỗ trợ: General.
F3GPIO_MS1Digital_IOChân tín hiệu GPIO_MS1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO_MS1. Giao thức hỗ trợ: ADC.
F5LP_GPIO11_Digital_IOChân tín hiệu LP_GPIO11_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPIMOSI, SPIFLASHTXD. Giao thức hỗ trợ: SPI.
F7LP_GPIO1_Digital_IOChân tín hiệu LP_GPIO1_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LP_GPIO1_. Giao thức hỗ trợ: General.
G2VBATT_BUCKPower_InChân cấp nguồn dương (VBATT_BUCK) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
G4LP_GPIO12_Digital_IOChân tín hiệu LP_GPIO12_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPISSN, SPIFLASHSSN. Giao thức hỗ trợ: SPI.
G6LP_GPIO2_Digital_IOChân tín hiệu LP_GPIO2_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LP_GPIO2_. Giao thức hỗ trợ: UART.
H1VDDC_PD4Power_OutNgõ ra nguồn ổn áp (VDDC_PD4) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
H3GND_BUCKGNDChân nối đất (GND_BUCK — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
H5LP_GPIO9_Digital_IOChân tín hiệu LP_GPIO9_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): I2C_SCL. Giao thức hỗ trợ: I2C.
H7LP_GPIO3_Digital_IOChân tín hiệu LP_GPIO3_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LP_GPIO3_. Giao thức hỗ trợ: UART.
J2VSWDigital_IOChân tín hiệu VSW (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): VSW. Giao thức hỗ trợ: General.
J4LP_GPIO10_Digital_IOChân tín hiệu LP_GPIO10_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SPISCK, SPIFLASHSCK. Giao thức hỗ trợ: SPI.
J6LP_GPIO8_Digital_IOChân tín hiệu LP_GPIO8_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): I2C_SDA. Giao thức hỗ trợ: I2C.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF