ChipDocs.org
⌘K
2284 部品PDFアップロード
CH9130L (LQFP-128(14x14)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9130L

WCHID: C97380LQFP-128(14x14) · 128 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH9130L (LQFP-128(14x14))1P12P23P34P45P56P67P78P89P910P1011P1112P1213P1314P1415P1516P1617P1718P1819P1920P2021P2122P2223P2324P2425P2526P2627P2728P2829P2930P3031P3132P3233P3334P3435P3536P3637P3738P3839P3940P4041P4142P4243P4344P4445P4546P4647P4748P4849P4950P5051P5152P5253P5354P5455P5556P5657P5758P5859P5960P6061P6162P6263P6364P64128P128127P127126P126125P125124P124123P123122P122121P121120P120119P119118P118117P117116P116115P115114P114113P113112P112111P111110P110109P109108P108107P107106P106105P105104P104103P103102P102101P101100P10099P9998P9897P9796P9695P9594P9493P9392P9291P9190P9089P8988P8887P8786P8685P8584P8483P8382P8281P8180P8079P7978P7877P7776P7675P7574P7473P7372P7271P7170P7069P6968P6867P6766P6665P65Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.286.481.376.271.166.061.055.950.845.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7-50.8-55.9-61.0-66.0-71.1-76.2-81.3-86.4mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128E=14.00mm · Pitch e=0.40mmD=14.00mm-12-10-8-6-4-2024681012121086420-2-4-6-8-10-12mm
3. 3Dモデル
パッケージ外形: 14.00mm × 14.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (128/128)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P1I/OマルチプレクスI/O・ペリフェラル端子 P1 (General)
2P2I/OマルチプレクスI/O・ペリフェラル端子 P2 (General)
3P3I/OマルチプレクスI/O・ペリフェラル端子 P3 (General)
4P4I/OマルチプレクスI/O・ペリフェラル端子 P4 (General)
5P5I/OマルチプレクスI/O・ペリフェラル端子 P5 (General)
6P6I/OマルチプレクスI/O・ペリフェラル端子 P6 (General)
7P7I/OマルチプレクスI/O・ペリフェラル端子 P7 (General)
8P8I/OマルチプレクスI/O・ペリフェラル端子 P8 (General)
9P9I/OマルチプレクスI/O・ペリフェラル端子 P9 (General)
10P10I/OマルチプレクスI/O・ペリフェラル端子 P10 (General)
11P11I/OマルチプレクスI/O・ペリフェラル端子 P11 (General)
12P12I/OマルチプレクスI/O・ペリフェラル端子 P12 (General)
13P13I/OマルチプレクスI/O・ペリフェラル端子 P13 (General)
14P14I/OマルチプレクスI/O・ペリフェラル端子 P14 (General)
15P15I/OマルチプレクスI/O・ペリフェラル端子 P15 (General)
16P16I/OマルチプレクスI/O・ペリフェラル端子 P16 (General)
17P17I/OマルチプレクスI/O・ペリフェラル端子 P17 (General)
18P18I/OマルチプレクスI/O・ペリフェラル端子 P18 (General)
19P19I/OマルチプレクスI/O・ペリフェラル端子 P19 (General)
20P20I/OマルチプレクスI/O・ペリフェラル端子 P20 (General)
21P21I/OマルチプレクスI/O・ペリフェラル端子 P21 (General)
22P22I/OマルチプレクスI/O・ペリフェラル端子 P22 (General)
23P23I/OマルチプレクスI/O・ペリフェラル端子 P23 (General)
24P24I/OマルチプレクスI/O・ペリフェラル端子 P24 (General)
25P25I/OマルチプレクスI/O・ペリフェラル端子 P25 (General)
26P26I/OマルチプレクスI/O・ペリフェラル端子 P26 (General)
27P27I/OマルチプレクスI/O・ペリフェラル端子 P27 (General)
28P28I/OマルチプレクスI/O・ペリフェラル端子 P28 (General)
29P29I/OマルチプレクスI/O・ペリフェラル端子 P29 (General)
30P30I/OマルチプレクスI/O・ペリフェラル端子 P30 (General)
31P31I/OマルチプレクスI/O・ペリフェラル端子 P31 (General)
32P32I/OマルチプレクスI/O・ペリフェラル端子 P32 (General)
33P33I/OSynthesized pin mapping for EDA symbol-footprint netlist
34P34I/OSynthesized pin mapping for EDA symbol-footprint netlist
35P35I/OSynthesized pin mapping for EDA symbol-footprint netlist
36P36I/OSynthesized pin mapping for EDA symbol-footprint netlist
37P37I/OSynthesized pin mapping for EDA symbol-footprint netlist
38P38I/OSynthesized pin mapping for EDA symbol-footprint netlist
39P39I/OSynthesized pin mapping for EDA symbol-footprint netlist
40P40I/OSynthesized pin mapping for EDA symbol-footprint netlist
41P41I/OSynthesized pin mapping for EDA symbol-footprint netlist
42P42I/OSynthesized pin mapping for EDA symbol-footprint netlist
43P43I/OSynthesized pin mapping for EDA symbol-footprint netlist
44P44I/OSynthesized pin mapping for EDA symbol-footprint netlist
45P45I/OSynthesized pin mapping for EDA symbol-footprint netlist
46P46I/OSynthesized pin mapping for EDA symbol-footprint netlist
47P47I/OSynthesized pin mapping for EDA symbol-footprint netlist
48P48I/OSynthesized pin mapping for EDA symbol-footprint netlist
49P49I/OSynthesized pin mapping for EDA symbol-footprint netlist
50P50I/OSynthesized pin mapping for EDA symbol-footprint netlist
51P51I/OSynthesized pin mapping for EDA symbol-footprint netlist
52P52I/OSynthesized pin mapping for EDA symbol-footprint netlist
53P53I/OSynthesized pin mapping for EDA symbol-footprint netlist
54P54I/OSynthesized pin mapping for EDA symbol-footprint netlist
55P55I/OSynthesized pin mapping for EDA symbol-footprint netlist
56P56I/OSynthesized pin mapping for EDA symbol-footprint netlist
57P57I/OSynthesized pin mapping for EDA symbol-footprint netlist
58P58I/OSynthesized pin mapping for EDA symbol-footprint netlist
59P59I/OSynthesized pin mapping for EDA symbol-footprint netlist
60P60I/OSynthesized pin mapping for EDA symbol-footprint netlist
61P61I/OSynthesized pin mapping for EDA symbol-footprint netlist
62P62I/OSynthesized pin mapping for EDA symbol-footprint netlist
63P63I/OSynthesized pin mapping for EDA symbol-footprint netlist
64P64I/OSynthesized pin mapping for EDA symbol-footprint netlist
65P65I/OSynthesized pin mapping for EDA symbol-footprint netlist
66P66I/OSynthesized pin mapping for EDA symbol-footprint netlist
67P67I/OSynthesized pin mapping for EDA symbol-footprint netlist
68P68I/OSynthesized pin mapping for EDA symbol-footprint netlist
69P69I/OSynthesized pin mapping for EDA symbol-footprint netlist
70P70I/OSynthesized pin mapping for EDA symbol-footprint netlist
71P71I/OSynthesized pin mapping for EDA symbol-footprint netlist
72P72I/OSynthesized pin mapping for EDA symbol-footprint netlist
73P73I/OSynthesized pin mapping for EDA symbol-footprint netlist
74P74I/OSynthesized pin mapping for EDA symbol-footprint netlist
75P75I/OSynthesized pin mapping for EDA symbol-footprint netlist
76P76I/OSynthesized pin mapping for EDA symbol-footprint netlist
77P77I/OSynthesized pin mapping for EDA symbol-footprint netlist
78P78I/OSynthesized pin mapping for EDA symbol-footprint netlist
79P79I/OSynthesized pin mapping for EDA symbol-footprint netlist
80P80I/OSynthesized pin mapping for EDA symbol-footprint netlist
81P81I/OSynthesized pin mapping for EDA symbol-footprint netlist
82P82I/OSynthesized pin mapping for EDA symbol-footprint netlist
83P83I/OSynthesized pin mapping for EDA symbol-footprint netlist
84P84I/OSynthesized pin mapping for EDA symbol-footprint netlist
85P85I/OSynthesized pin mapping for EDA symbol-footprint netlist
86P86I/OSynthesized pin mapping for EDA symbol-footprint netlist
87P87I/OSynthesized pin mapping for EDA symbol-footprint netlist
88P88I/OSynthesized pin mapping for EDA symbol-footprint netlist
89P89I/OSynthesized pin mapping for EDA symbol-footprint netlist
90P90I/OSynthesized pin mapping for EDA symbol-footprint netlist
91P91I/OSynthesized pin mapping for EDA symbol-footprint netlist
92P92I/OSynthesized pin mapping for EDA symbol-footprint netlist
93P93I/OSynthesized pin mapping for EDA symbol-footprint netlist
94P94I/OSynthesized pin mapping for EDA symbol-footprint netlist
95P95I/OSynthesized pin mapping for EDA symbol-footprint netlist
96P96I/OSynthesized pin mapping for EDA symbol-footprint netlist
97P97I/OSynthesized pin mapping for EDA symbol-footprint netlist
98P98I/OSynthesized pin mapping for EDA symbol-footprint netlist
99P99I/OSynthesized pin mapping for EDA symbol-footprint netlist
100P100I/OSynthesized pin mapping for EDA symbol-footprint netlist
101P101I/OSynthesized pin mapping for EDA symbol-footprint netlist
102P102I/OSynthesized pin mapping for EDA symbol-footprint netlist
103P103I/OSynthesized pin mapping for EDA symbol-footprint netlist
104P104I/OSynthesized pin mapping for EDA symbol-footprint netlist
105P105I/OSynthesized pin mapping for EDA symbol-footprint netlist
106P106I/OSynthesized pin mapping for EDA symbol-footprint netlist
107P107I/OSynthesized pin mapping for EDA symbol-footprint netlist
108P108I/OSynthesized pin mapping for EDA symbol-footprint netlist
109P109I/OSynthesized pin mapping for EDA symbol-footprint netlist
110P110I/OSynthesized pin mapping for EDA symbol-footprint netlist
111P111I/OSynthesized pin mapping for EDA symbol-footprint netlist
112P112I/OSynthesized pin mapping for EDA symbol-footprint netlist
113P113I/OSynthesized pin mapping for EDA symbol-footprint netlist
114P114I/OSynthesized pin mapping for EDA symbol-footprint netlist
115P115I/OSynthesized pin mapping for EDA symbol-footprint netlist
116P116I/OSynthesized pin mapping for EDA symbol-footprint netlist
117P117I/OSynthesized pin mapping for EDA symbol-footprint netlist
118P118I/OSynthesized pin mapping for EDA symbol-footprint netlist
119P119I/OSynthesized pin mapping for EDA symbol-footprint netlist
120P120I/OSynthesized pin mapping for EDA symbol-footprint netlist
121P121I/OSynthesized pin mapping for EDA symbol-footprint netlist
122P122I/OSynthesized pin mapping for EDA symbol-footprint netlist
123P123I/OSynthesized pin mapping for EDA symbol-footprint netlist
124P124I/OSynthesized pin mapping for EDA symbol-footprint netlist
125P125I/OSynthesized pin mapping for EDA symbol-footprint netlist
126P126I/OSynthesized pin mapping for EDA symbol-footprint netlist
127P127I/OSynthesized pin mapping for EDA symbol-footprint netlist
128P128I/OSynthesized pin mapping for EDA symbol-footprint netlist
PIN 1 P1
I/O
マルチプレクスI/O・ペリフェラル端子 P1 (General)
設計上の注意点: Signal terminal P1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: P1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH9130L (WCH · LQFP-128(14x14))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH9130L (LQFP-128(14x14)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH9130L (LQFP-128(14x14)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (128ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH9130L (LQFP-128(14x14)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH9130L (LQFP-128(14x14)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-128(14x14) · 14.00×14.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH9130L (LQFP-128(14x14)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (128 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH9130L (LQFP-128(14x14)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (CH9130L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH9130L (LQFP-128(14x14)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 14.00 × 14.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
14.00 × 14.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-128(14x14))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル128 ピン自動バス分類
OK
IPC-7351B フットプリント128 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-128(14x14))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
14.00 × 14.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.40mm
パッド寸法 (W × L)Level B
0.24 × 1.25 mm
ピン数 / 総パッド数Topology
128P / 128Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-128(14x14)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH9130L (LQFP-128(14x14))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH9130L (LQFP-128(14x14)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH9130L (LQFP-128(14x14) パッケージ) は全 128 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (P1: マルチプレクスI/O・ペリフェラル端子 P1 (General)), 2 (P2: マルチプレクスI/O・ペリフェラル端子 P2 (General)), 3 (P3: マルチプレクスI/O・ペリフェラル端子 P3 (General)), 4 (P4: マルチプレクスI/O・ペリフェラル端子 P4 (General)), 5 (P5: マルチプレクスI/O・ペリフェラル端子 P5 (General)), 6 (P6: マルチプレクスI/O・ペリフェラル端子 P6 (General))。

CH9130L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9130L (LQFP-128(14x14)) の本体外形は 14.00 × 14.00 mm、ピッチ e = 0.40 mm、合計 128 パッドで構成されています。

CH9130L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9130L (WCH, LQFP-128(14x14)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (128 ピン) & CH9130 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P1Digital_IO信号端子 P1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1。対応バス/インターフェース: General。
2P2Digital_IO信号端子 P2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2。対応バス/インターフェース: General。
3P3Digital_IO信号端子 P3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3。対応バス/インターフェース: General。
4P4Digital_IO信号端子 P4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P4。対応バス/インターフェース: General。
5P5Digital_IO信号端子 P5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5。対応バス/インターフェース: General。
6P6Digital_IO信号端子 P6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P6。対応バス/インターフェース: General。
7P7Digital_IO信号端子 P7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P7。対応バス/インターフェース: General。
8P8Digital_IO信号端子 P8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P8。対応バス/インターフェース: General。
9P9Digital_IO信号端子 P9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P9。対応バス/インターフェース: General。
10P10Digital_IO信号端子 P10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P10。対応バス/インターフェース: General。
11P11Digital_IO信号端子 P11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P11。対応バス/インターフェース: General。
12P12Digital_IO信号端子 P12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P12。対応バス/インターフェース: General。
13P13Digital_IO信号端子 P13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P13。対応バス/インターフェース: General。
14P14Digital_IO信号端子 P14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P14。対応バス/インターフェース: General。
15P15Digital_IO信号端子 P15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P15。対応バス/インターフェース: General。
16P16Digital_IO信号端子 P16（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P16。対応バス/インターフェース: General。
17P17Digital_IO信号端子 P17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P17。対応バス/インターフェース: General。
18P18Digital_IO信号端子 P18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P18。対応バス/インターフェース: General。
19P19Digital_IO信号端子 P19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P19。対応バス/インターフェース: General。
20P20Digital_IO信号端子 P20（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P20。対応バス/インターフェース: General。
21P21Digital_IO信号端子 P21（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P21。対応バス/インターフェース: General。
22P22Digital_IO信号端子 P22（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P22。対応バス/インターフェース: General。
23P23Digital_IO信号端子 P23（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P23。対応バス/インターフェース: General。
24P24Digital_IO信号端子 P24（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P24。対応バス/インターフェース: General。
25P25Digital_IO信号端子 P25（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P25。対応バス/インターフェース: General。
26P26Digital_IO信号端子 P26（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P26。対応バス/インターフェース: General。
27P27Digital_IO信号端子 P27（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P27。対応バス/インターフェース: General。
28P28Digital_IO信号端子 P28（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P28。対応バス/インターフェース: General。
29P29Digital_IO信号端子 P29（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P29。対応バス/インターフェース: General。
30P30Digital_IO信号端子 P30（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P30。対応バス/インターフェース: General。
31P31Digital_IO信号端子 P31（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P31。対応バス/インターフェース: General。
32P32Digital_IO信号端子 P32（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P32。対応バス/インターフェース: General。
33P33Digital_IOP33 (CH9130L)
34P34Digital_IOP34 (CH9130L)
35P35Digital_IOP35 (CH9130L)
36P36Digital_IOP36 (CH9130L)
37P37Digital_IOP37 (CH9130L)
38P38Digital_IOP38 (CH9130L)
39P39Digital_IOP39 (CH9130L)
40P40Digital_IOP40 (CH9130L)
41P41Digital_IOP41 (CH9130L)
42P42Digital_IOP42 (CH9130L)
43P43Digital_IOP43 (CH9130L)
44P44Digital_IOP44 (CH9130L)
45P45Digital_IOP45 (CH9130L)
46P46Digital_IOP46 (CH9130L)
47P47Digital_IOP47 (CH9130L)
48P48Digital_IOP48 (CH9130L)
49P49Digital_IOP49 (CH9130L)
50P50Digital_IOP50 (CH9130L)
51P51Digital_IOP51 (CH9130L)
52P52Digital_IOP52 (CH9130L)
53P53Digital_IOP53 (CH9130L)
54P54Digital_IOP54 (CH9130L)
55P55Digital_IOP55 (CH9130L)
56P56Digital_IOP56 (CH9130L)
57P57Digital_IOP57 (CH9130L)
58P58Digital_IOP58 (CH9130L)
59P59Digital_IOP59 (CH9130L)
60P60Digital_IOP60 (CH9130L)
61P61Digital_IOP61 (CH9130L)
62P62Digital_IOP62 (CH9130L)
63P63Digital_IOP63 (CH9130L)
64P64Digital_IOP64 (CH9130L)
探索部品パッケージメーカーアップロード