ChipDocs.org
⌘K
2284 部品PDFアップロード
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CP2102N-A02-GQFN28R

SILICON LABSID: C964632QFN-28-EP(5x5) · 29 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CP2102N-A02-GQFN28R (QFN-28-EP(5x5))1DCD2RI/ CLK3GND4D+5D -6VDD7VREGIN8VBUS9RSTb10NC11SUSPENDb12SUSPEND13CHREN14CHR115CHR029EP28DTR27DSR26TXD25RXD24RTS23CTS22GPIO4 .21GPIO5 .20GPIO6 .19GPIO0/ . TXT18GPIO1/ . RXT17GPIO2/ . RS416GPIO3/ . WAKGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1DCDI/OマルチプレクスI/O・ペリフェラル端子 DCD (General)
2RI/ CLKI/OマルチプレクスI/O・ペリフェラル端子 RI/ CLK (General)
3GNDGNDグラウンド基準端子 (GND)
4D+I/OマルチプレクスI/O・ペリフェラル端子 D+ (USB)
5D -I/OマルチプレクスI/O・ペリフェラル端子 D - (USB)
6VDDPower安定化電源出力 (VDD — 3.3V / 5.0V Standard Logic)
7VREGINI/OマルチプレクスI/O・ペリフェラル端子 VREGIN (General)
8VBUSPower電源供給入力 (VBUS — 3.3V / 5.0V Standard Logic)
9RSTbI/OマルチプレクスI/O・ペリフェラル端子 RSTb (General)
10NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
11SUSPENDbI/OマルチプレクスI/O・ペリフェラル端子 SUSPENDb (General)
12SUSPENDI/OマルチプレクスI/O・ペリフェラル端子 SUSPEND (General)
13CHRENI/OマルチプレクスI/O・ペリフェラル端子 CHREN (General)
14CHR1I/OマルチプレクスI/O・ペリフェラル端子 CHR1 (General)
15CHR0I/OマルチプレクスI/O・ペリフェラル端子 CHR0 (General)
16GPIO3/ . WAKEUPI/OマルチプレクスI/O・ペリフェラル端子 GPIO3/ . WAKEUP (General)
17GPIO2/ . RS485I/OマルチプレクスI/O・ペリフェラル端子 GPIO2/ . RS485 (General)
18GPIO1/ . RXTI/OマルチプレクスI/O・ペリフェラル端子 GPIO1/ . RXT (General)
19GPIO0/ . TXTI/OマルチプレクスI/O・ペリフェラル端子 GPIO0/ . TXT (General)
20GPIO6 .I/OマルチプレクスI/O・ペリフェラル端子 GPIO6 . (General)
21GPIO5 .I/OマルチプレクスI/O・ペリフェラル端子 GPIO5 . (General)
22GPIO4 .I/OマルチプレクスI/O・ペリフェラル端子 GPIO4 . (General)
23CTSI/OマルチプレクスI/O・ペリフェラル端子 CTS (UART)
24RTSI/OマルチプレクスI/O・ペリフェラル端子 RTS (UART)
25RXDI/OマルチプレクスI/O・ペリフェラル端子 RXD (UART)
26TXDI/OマルチプレクスI/O・ペリフェラル端子 TXD (UART)
27DSRI/OマルチプレクスI/O・ペリフェラル端子 DSR (UART)
28DTRI/OマルチプレクスI/O・ペリフェラル端子 DTR (UART)
29EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 DCD
I/O
マルチプレクスI/O・ペリフェラル端子 DCD (General)
設計上の注意点: DigitalInput DataCarrierDetectcontrolinput(activelow) . .
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 23 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CP2102N-A02-GQFN28R (SILICON LABS · QFN-28-EP(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-28-EP(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (23 点 · 1/2 ページ)
CP2102N シリーズの切り抜きなし原本図面 23 点中 1–12 点目を表示
P2 · p02_fig01パッケージ完全一致
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 1.1. CP2102N Part Numbering
Figure 1.1. CP2102N Part Numbering
P2 · p02_fig02パッケージ完全一致
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — silabs.com | Building a more connected world. Rev. 1.5 | 2
silabs.com | Building a more connected world. Rev. 1.5 | 2
P27 · p27_fig01パッケージ完全一致
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 5.1. CP2102N QFN28 Pinout
Figure 5.1. CP2102N QFN28 Pinout
P33 · p33_fig01パッケージ完全一致
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 6.1. QFN28 Package Drawing
Figure 6.1. QFN28 Package Drawing
P36 · p36_fig01パッケージ完全一致
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 6.3. QFN28 Package Marking
Figure 6.3. QFN28 Package Marking
P1 · p01_fig01401×236px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — USBXpress™ Family CP2102N Data Sheet
USBXpress™ Family CP2102N Data Sheet
P1 · p01_fig021611×760px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — • POS terminals • USB dongles • Gaming controllers
• POS terminals • USB dongles • Gaming controllers
P5 · p05_fig011048×832px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 2.1. Connection Diagram with Voltage Regulator Used and USB Connected (Bus-Powered)
Figure 2.1. Connection Diagram with Voltage Regulator Used and USB Connected (Bus-Powered)
P5 · p05_fig021360×832px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 2.2. Connection Diagram with Voltage Regulator Used and USB Connected (Self-Powered)
Figure 2.2. Connection Diagram with Voltage Regulator Used and USB Connected (Self-Powered)
P5 · p05_fig02P5
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Datasheet Page 5 (p05_fig02)
Datasheet Page 5 (p05_fig02)
P6 · p06_fig011068×761px
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Figure 2.3. Connection Diagram with Voltage Regulator Not Used
Figure 2.3. Connection Diagram with Voltage Regulator Not Used
P7 · p07_fig01P7
CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
1 / 2 ページ (23 点の抽出図面)

電気仕様 & 部品詳細スペック (CP2102N-A02-GQFN28R)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.75 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
48 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.75 mm (A1=0.05 mm)
パッケージ系列: QFN (QFN-28-EP(5x5))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル29 ピン自動バス分類
OK
IPC-7351B フットプリント29 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.25×3.25mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-28-EP(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.75mm · e=0.50mm
パッド寸法 (W × L)Level B
0.29 × 0.95 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-28-EP(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CP2102N-A02-GQFN28R (QFN-28-EP(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

SILICON LABS 製 CP2102N-A02-GQFN28R (QFN-28-EP(5x5) パッケージ) は全 29 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (DCD: マルチプレクスI/O・ペリフェラル端子 DCD (General)), 2 (RI/ CLK: マルチプレクスI/O・ペリフェラル端子 RI/ CLK (General)), 3 (GND: グラウンド基準端子 (GND)), 4 (D+: マルチプレクスI/O・ペリフェラル端子 D+ (USB)), 5 (D -: マルチプレクスI/O・ペリフェラル端子 D - (USB)), 6 (VDD: 安定化電源出力 (VDD — 3.3V / 5.0V Standard Logic))。

CP2102N-A02-GQFN28R の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CP2102N-A02-GQFN28R (QFN-28-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 3.25 × 3.25 mm、IPC-7525 60% 開口ペーストマスク付き）。

CP2102N-A02-GQFN28R の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CP2102N-A02-GQFN28R (SILICON LABS, QFN-28-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & CP2102N シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1DCDDigital_IO信号端子 DCD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DCD。対応バス/インターフェース: General。
2RI/ CLKDigital_IO信号端子 RI/ CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RI/ CLK。対応バス/インターフェース: General。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4D+Digital_IO信号端子 D+（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D+。対応バス/インターフェース: USB。
5D -Digital_IO信号端子 D -（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: D -。対応バス/インターフェース: USB。
6VDDPower_Out3.3V / 5.0V Standard Logic 電源ドメインで動作する安定化出力端子 (VDD、最大定格: 5.5V) です。
7VREGINDigital_IO信号端子 VREGIN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREGIN。対応バス/インターフェース: General。
8VBUSPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS、最大定格: 5.5V) です。
9RSTbDigital_IO信号端子 RSTb（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSTb。対応バス/インターフェース: General。
10NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
11SUSPENDbDigital_IO信号端子 SUSPENDb（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SUSPENDb。対応バス/インターフェース: General。
12SUSPENDDigital_IO信号端子 SUSPEND（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SUSPEND。対応バス/インターフェース: General。
13CHRENDigital_IO信号端子 CHREN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHREN。対応バス/インターフェース: General。
14CHR1Digital_IO信号端子 CHR1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHR1。対応バス/インターフェース: General。
15CHR0Digital_IO信号端子 CHR0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHR0。対応バス/インターフェース: General。
16GPIO3/ . WAKEUPDigital_IO信号端子 GPIO3/ . WAKEUP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO3/ . WAKEUP。対応バス/インターフェース: General。
17GPIO2/ . RS485Digital_IO信号端子 GPIO2/ . RS485（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO2/ . RS485。対応バス/インターフェース: General。
18GPIO1/ . RXTDigital_IO信号端子 GPIO1/ . RXT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO1/ . RXT。対応バス/インターフェース: General。
19GPIO0/ . TXTDigital_IO信号端子 GPIO0/ . TXT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO0/ . TXT。対応バス/インターフェース: General。
20GPIO6 .Digital_IO信号端子 GPIO6 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO6 .。対応バス/インターフェース: General。
21GPIO5 .Digital_IO信号端子 GPIO5 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO5 .。対応バス/インターフェース: General。
22GPIO4 .Digital_IO信号端子 GPIO4 .（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO4 .。対応バス/インターフェース: General。
23CTSDigital_IO信号端子 CTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CTS。対応バス/インターフェース: UART。
24RTSDigital_IO信号端子 RTS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RTS。対応バス/インターフェース: UART。
25RXDDigital_IO信号端子 RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD。対応バス/インターフェース: UART。
26TXDDigital_IO信号端子 TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD。対応バス/インターフェース: UART。
27DSRDigital_IO信号端子 DSR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DSR。対応バス/インターフェース: UART。
28DTRDigital_IO信号端子 DTR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DTR。対応バス/インターフェース: UART。
29EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード