ChipDocs.org
⌘K
2284 部品PDFアップロード
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) — Symbol, Footprint IPC-7351B & 3D STEP Model

C882045

SemiconductorLQFP-64_L10.0-W10.0-P0.50-LS12.0-BL · 64 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL)1VBAT2PC133PC14-OSC32_I4PC15-OSC32_O5PH0-OSC_IN(P6PH1-OSC_OUT(7NRST8PC09PC110PC211PC312VSSA/VREF-13VDDA/VREF+14PA015PA116PA217PA318VSS19VDD20PA421PA522PA623PA724PC425PC526PB027PB128PB229PB1030VCAP131VSS32VDD64VDD63VSS62PB961PB860BOOT059PB758PB657PB556PB4(NJTRST)55PB3(JTDO-SWO54PD253PC1252PC1151PC1050PA15 (JTDI)49PA14 (JTCKSW48VDD47VSS46PA13 (JTMSSW45PA1244PA1143PA1042PA941PA840PC939PC838PC737PC636PB1535PB1434PB1333PB12Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.245.740.635.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6-40.6-45.7mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364E=10.00mm · Pitch e=0.50mmD=10.00mm-9-7-5-3-11357997531-1-3-5-7-9mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (64/64)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VBATPower電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
2PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
3PC14-OSC32_IN(PC14)I/OマルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN(PC14) (RTC/CLK)
4PC15-OSC32_OUT(PC15)I/OマルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT(PC15) (RTC/CLK)
5PH0-OSC_IN(PH0)I/OマルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN(PH0) (RTC/CLK)
6PH1-OSC_OUT(PH1)I/OマルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT(PH1) (RTC/CLK)
7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
8PC0I/OマルチプレクスI/O・ペリフェラル端子 PC0 (General)
9PC1I/OマルチプレクスI/O・ペリフェラル端子 PC1 (General)
10PC2I/OマルチプレクスI/O・ペリフェラル端子 PC2 (General)
11PC3I/OマルチプレクスI/O・ペリフェラル端子 PC3 (General)
12VSSA/VREF-GNDグラウンド基準端子 (VSSA/VREF-)
13VDDA/VREF+Power電源供給入力 (VDDA/VREF+ — 3.3V / 5.0V Standard Logic)
14PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
15PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
16PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
17PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
18VSSGNDグラウンド基準端子 (VSS)
19VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
20PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
21PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
22PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
23PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
24PC4I/OマルチプレクスI/O・ペリフェラル端子 PC4 (General)
25PC5I/OマルチプレクスI/O・ペリフェラル端子 PC5 (General)
26PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
27PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
28PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
29PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
30VCAP1I/OマルチプレクスI/O・ペリフェラル端子 VCAP1 (General)
31VSSGNDグラウンド基準端子 (VSS)
32VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
33PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
34PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
35PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
36PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
37PC6I/OマルチプレクスI/O・ペリフェラル端子 PC6 (General)
38PC7I/OマルチプレクスI/O・ペリフェラル端子 PC7 (General)
39PC8I/OマルチプレクスI/O・ペリフェラル端子 PC8 (General)
40PC9I/OマルチプレクスI/O・ペリフェラル端子 PC9 (General)
41PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
42PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
43PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
44PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
45PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
46PA13 (JTMSSWDIO)I/OマルチプレクスI/O・ペリフェラル端子 PA13 (JTMSSWDIO) (SWD/JTAG)
47VSSGNDグラウンド基準端子 (VSS)
48VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
49PA14 (JTCKSWCLK)I/OマルチプレクスI/O・ペリフェラル端子 PA14 (JTCKSWCLK) (SWD/JTAG)
50PA15 (JTDI)I/OマルチプレクスI/O・ペリフェラル端子 PA15 (JTDI) (SWD/JTAG)
51PC10I/OマルチプレクスI/O・ペリフェラル端子 PC10 (General)
52PC11I/OマルチプレクスI/O・ペリフェラル端子 PC11 (General)
53PC12I/OマルチプレクスI/O・ペリフェラル端子 PC12 (General)
54PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
55PB3(JTDO-SWO)I/OマルチプレクスI/O・ペリフェラル端子 PB3(JTDO-SWO) (SWD/JTAG)
56PB4(NJTRST)I/OマルチプレクスI/O・ペリフェラル端子 PB4(NJTRST) (SWD/JTAG)
57PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
58PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
59PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
60BOOT0I入力専用端子 BOOT0 (General)
61PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
62PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
63VSSGNDグラウンド基準端子 (VSS)
64VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
PIN 1 VBAT
Power
電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VBAT) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C882045 (Semiconductor · LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (64ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL · 10.00×10.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) - 5. 推奨PCBフットプリント
IPC-7351B パッド (64 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C882045)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL)
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル64 ピン自動バス分類
OK
IPC-7351B フットプリント64 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
64P / 64Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) のピン配置 (Pinout) および電源電圧仕様は？

Semiconductor 製 C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL パッケージ) は全 64 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VBAT: 電源供給入力 (VBAT — 3.3V / 5.0V Standard Logic)), 2 (PC13: マルチプレクスI/O・ペリフェラル端子 PC13 (General)), 3 (PC14-OSC32_IN(PC14): マルチプレクスI/O・ペリフェラル端子 PC14-OSC32_IN(PC14) (RTC/CLK)), 4 (PC15-OSC32_OUT(PC15): マルチプレクスI/O・ペリフェラル端子 PC15-OSC32_OUT(PC15) (RTC/CLK)), 5 (PH0-OSC_IN(PH0): マルチプレクスI/O・ペリフェラル端子 PH0-OSC_IN(PH0) (RTC/CLK)), 6 (PH1-OSC_OUT(PH1): マルチプレクスI/O・ペリフェラル端子 PH1-OSC_OUT(PH1) (RTC/CLK))。

C882045 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C882045 (LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.50 mm、合計 64 パッドで構成されています。

C882045 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C882045 (Semiconductor, LQFP-64_L10.0-W10.0-P0.50-LS12.0-BL) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (64 ピン) & STM32F401 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VBATPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBAT、最大定格: 5.5V) です。
2PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
3PC14-OSC32_IN(PC14)Digital_IO信号端子 PC14-OSC32_IN(PC14)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC14-OSC32_IN(PC14)。対応バス/インターフェース: RTC/CLK。
4PC15-OSC32_OUT(PC15)Digital_IO信号端子 PC15-OSC32_OUT(PC15)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC15-OSC32_OUT(PC15)。対応バス/インターフェース: RTC/CLK。
5PH0-OSC_IN(PH0)Digital_IO信号端子 PH0-OSC_IN(PH0)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH0-OSC_IN(PH0)。対応バス/インターフェース: RTC/CLK。
6PH1-OSC_OUT(PH1)Digital_IO信号端子 PH1-OSC_OUT(PH1)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PH1-OSC_OUT(PH1)。対応バス/インターフェース: RTC/CLK。
7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
8PC0Digital_IO信号端子 PC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC0。対応バス/インターフェース: General。
9PC1Digital_IO信号端子 PC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC1。対応バス/インターフェース: General。
10PC2Digital_IO信号端子 PC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC2。対応バス/インターフェース: General。
11PC3Digital_IO信号端子 PC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC3。対応バス/インターフェース: General。
12VSSA/VREF-GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSSA/VREF-) です。
13VDDA/VREF+Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA/VREF+、最大定格: 5.5V) です。
14PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
15PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
16PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
17PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
18VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
19VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
20PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
21PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
22PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
23PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
24PC4Digital_IO信号端子 PC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC4。対応バス/インターフェース: General。
25PC5Digital_IO信号端子 PC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5。対応バス/インターフェース: General。
26PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
27PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
28PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
29PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
30VCAP1Digital_IO信号端子 VCAP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VCAP1。対応バス/インターフェース: General。
31VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
33PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
34PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
35PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
36PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
37PC6Digital_IO信号端子 PC6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC6。対応バス/インターフェース: General。
38PC7Digital_IO信号端子 PC7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC7。対応バス/インターフェース: General。
39PC8Digital_IO信号端子 PC8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC8。対応バス/インターフェース: General。
40PC9Digital_IO信号端子 PC9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC9。対応バス/インターフェース: General。
41PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
42PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
43PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
44PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
45PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
46PA13 (JTMSSWDIO)Digital_IO信号端子 PA13 (JTMSSWDIO)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13 (JTMSSWDIO)。対応バス/インターフェース: SWD/JTAG。
47VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
48VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
49PA14 (JTCKSWCLK)Digital_IO信号端子 PA14 (JTCKSWCLK)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14 (JTCKSWCLK)。対応バス/インターフェース: SWD/JTAG。
50PA15 (JTDI)Digital_IO信号端子 PA15 (JTDI)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15 (JTDI)。対応バス/インターフェース: SWD/JTAG。
51PC10Digital_IO信号端子 PC10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC10。対応バス/インターフェース: General。
52PC11Digital_IO信号端子 PC11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC11。対応バス/インターフェース: General。
53PC12Digital_IO信号端子 PC12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC12。対応バス/インターフェース: General。
54PD2Digital_IO信号端子 PD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
55PB3(JTDO-SWO)Digital_IO信号端子 PB3(JTDO-SWO)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3(JTDO-SWO)。対応バス/インターフェース: SWD/JTAG。
56PB4(NJTRST)Digital_IO信号端子 PB4(NJTRST)（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4(NJTRST)。対応バス/インターフェース: SWD/JTAG。
57PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
58PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
59PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
60BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
61PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
62PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
63VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
64VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード