CH390H (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH390H

WCHID: C7498452QFN-32-EP(5x5) · 33 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH390H (QFN-32-EP(5x5))1VDDK2RSVD.3MDIRP4MDIRN5GND6MDITP7MDITN8NC.9NC.10GPIO111EEDIO12EECK13EECS14WOL15AVDD3316NC.17SCS33GND32GND31XO30XI29AVDD3328GPIO327RSTB26LED1SPD25LED2ACT24INT23GPIO222NC.21VDDIO20SDO/MISO19SDI/MOSI18SCKGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.227.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDKPower電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)
2RSVD.I/OマルチプレクスI/O・ペリフェラル端子 RSVD. (General)
3MDIRPI/OマルチプレクスI/O・ペリフェラル端子 MDIRP (General)
4MDIRNI/OマルチプレクスI/O・ペリフェラル端子 MDIRN (General)
5GNDGNDグラウンド基準端子 (GND)
6MDITPI/OマルチプレクスI/O・ペリフェラル端子 MDITP (General)
7MDITNI/OマルチプレクスI/O・ペリフェラル端子 MDITN (General)
8NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
9NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
10GPIO1I/OマルチプレクスI/O・ペリフェラル端子 GPIO1 (General)
11EEDIOI/OマルチプレクスI/O・ペリフェラル端子 EEDIO (General)
12EECKI/OマルチプレクスI/O・ペリフェラル端子 EECK (General)
13EECSI/OマルチプレクスI/O・ペリフェラル端子 EECS (General)
14WOLI/OマルチプレクスI/O・ペリフェラル端子 WOL (General)
15AVDD33Power電源供給入力 (AVDD33 — 3.3V / 5.0V Standard Logic)
16NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
17SCSI/OマルチプレクスI/O・ペリフェラル端子 SCS (General)
18SCKI/OマルチプレクスI/O・ペリフェラル端子 SCK (SPI)
19SDI/MOSII/OマルチプレクスI/O・ペリフェラル端子 SDI/MOSI (SPI)
20SDO/MISOI/OマルチプレクスI/O・ペリフェラル端子 SDO/MISO (SPI)
21VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
22NC.I/OマルチプレクスI/O・ペリフェラル端子 NC. (General)
23GPIO2I/OマルチプレクスI/O・ペリフェラル端子 GPIO2 (General)
24INTI/OマルチプレクスI/O・ペリフェラル端子 INT (General)
25LED2ACTI/OマルチプレクスI/O・ペリフェラル端子 LED2ACT (General)
26LED1SPDI/OマルチプレクスI/O・ペリフェラル端子 LED1SPD (General)
27RSTBI/OマルチプレクスI/O・ペリフェラル端子 RSTB (General)
28GPIO3I/OマルチプレクスI/O・ペリフェラル端子 GPIO3 (General)
29AVDD33Power電源供給入力 (AVDD33 — 3.3V / 5.0V Standard Logic)
30XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
31XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
32GNDGNDグラウンド基準端子 (GND)
33GNDGNDグラウンド基準端子 (GND)
PIN 1 VDDK
Power
電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDK) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH390H (WCH · QFN-32-EP(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH390H (QFN-32-EP(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH390H (QFN-32-EP(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH390H (QFN-32-EP(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH390H (QFN-32-EP(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH390H (QFN-32-EP(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH390H (QFN-32-EP(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
CH390 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P1 · p01_fig01248×133px
CH390H (QFN-32-EP(5x5)) — 1、概述
1、概述
P1 · p01_fig021739×1053px
CH390H (QFN-32-EP(5x5)) — 2、特点
2、特点
P2 · p02_fig011731×2095px
CH390H (QFN-32-EP(5x5)) — 2.建议优选小体积的CH390D 和CH390F。 3.CH390 分早期的VDDK 分立版和后期的VDDK 合并版,主要区别是:合并版在封装时将AVDDK 内 部短接到VDDK,合并版向前兼容分立版,批号倒数第6 位为0 或批号倒数第5 位为2 的CH390 是VDDK 分立版,否则是合并版。
2.建议优选小体积的CH390D 和CH390F。 3.CH390 分早期的VDDK 分立版和后期的VDDK 合并版,主要区别是:合并版在封装时将AVDDK 内 部短接到VDDK,合并版向前兼容分立版,批号倒数第6 位为0 或批号倒数第5 位为2 的CH390 是VDDK 分立版,否则是合并版。
P2 · p02_fig01P2
CH390H (QFN-32-EP(5x5)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011929×2637px
CH390H (QFN-32-EP(5x5)) — V1.8 3
V1.8 3
P34 · p34_fig011390×1386px
CH390H (QFN-32-EP(5x5)) — CH390 以太网控制器手册 https://wch.cn
CH390 以太网控制器手册 https://wch.cn
P34 · p34_fig01P34
CH390H (QFN-32-EP(5x5)) — Datasheet Page 34 (p34_fig01)
Datasheet Page 34 (p34_fig01)
P35 · p35_fig011724×1637px
CH390H (QFN-32-EP(5x5)) — CH390 以太网控制器手册 https://wch.cn
CH390 以太网控制器手册 https://wch.cn
P36 · p36_fig011493×1045px
CH390H (QFN-32-EP(5x5)) — CH390 以太网控制器手册 https://wch.cn
CH390 以太网控制器手册 https://wch.cn
P36 · p36_fig02927×488px
CH390H (QFN-32-EP(5x5)) — RXN
RXN

電気仕様 & 部品詳細スペック (CH390H)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH390H (QFN-32-EP(5x5)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 1.00 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、SPI, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
72 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 1.00 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32-EP(5x5))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.50×3.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH390 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (QFN-32-EP(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-32-EP(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH390H (QFN-32-EP(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH390H (QFN-32-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は?

WCH 製 CH390H (QFN-32-EP(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン:1 (VDDK: 電源供給入力 (VDDK — 3.3V / 5.0V Standard Logic)), 2 (RSVD.: マルチプレクスI/O・ペリフェラル端子 RSVD. (General)), 3 (MDIRP: マルチプレクスI/O・ペリフェラル端子 MDIRP (General)), 4 (MDIRN: マルチプレクスI/O・ペリフェラル端子 MDIRN (General)), 5 (GND: グラウンド基準端子 (GND)), 6 (MDITP: マルチプレクスI/O・ペリフェラル端子 MDITP (General))。

CH390H の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH390H (QFN-32-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています(中央放熱パッド EPAD 3.50 × 3.50 mm、IPC-7525 60% 開口ペーストマスク付き)。

CH390H の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH390H (WCH, QFN-32-EP(5x5)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (33 ピン) & CH390 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDKPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 5.5V) です。
2RSVD.Digital_IO信号端子 RSVD.(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: RSVD.。対応バス/インターフェース: General。
3MDIRPDigital_IO信号端子 MDIRP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: MDIRP。対応バス/インターフェース: General。
4MDIRNDigital_IO信号端子 MDIRN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: MDIRN。対応バス/インターフェース: General。
5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
6MDITPDigital_IO信号端子 MDITP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: MDITP。対応バス/インターフェース: General。
7MDITNDigital_IO信号端子 MDITN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: MDITN。対応バス/インターフェース: General。
8NC.Digital_IO信号端子 NC.(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
9NC.Digital_IO信号端子 NC.(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
10GPIO1Digital_IO信号端子 GPIO1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GPIO1。対応バス/インターフェース: General。
11EEDIODigital_IO信号端子 EEDIO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: EEDIO。対応バス/インターフェース: General。
12EECKDigital_IO信号端子 EECK(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: EECK。対応バス/インターフェース: General。
13EECSDigital_IO信号端子 EECS(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: EECS。対応バス/インターフェース: General。
14WOLDigital_IO信号端子 WOL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: WOL。対応バス/インターフェース: General。
15AVDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD33、最大定格: 5.5V) です。
16NC.Digital_IO信号端子 NC.(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
17SCSDigital_IO信号端子 SCS(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SCS。対応バス/インターフェース: General。
18SCKDigital_IO信号端子 SCK(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。
19SDI/MOSIDigital_IO信号端子 SDI/MOSI(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SDI/MOSI。対応バス/インターフェース: SPI。
20SDO/MISODigital_IO信号端子 SDO/MISO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SDO/MISO。対応バス/インターフェース: SPI。
21VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
22NC.Digital_IO信号端子 NC.(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NC.。対応バス/インターフェース: General。
23GPIO2Digital_IO信号端子 GPIO2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GPIO2。対応バス/インターフェース: General。
24INTDigital_IO信号端子 INT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: INT。対応バス/インターフェース: General。
25LED2ACTDigital_IO信号端子 LED2ACT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED2ACT。対応バス/インターフェース: General。
26LED1SPDDigital_IO信号端子 LED1SPD(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED1SPD。対応バス/インターフェース: General。
27RSTBDigital_IO信号端子 RSTB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: RSTB。対応バス/インターフェース: General。
28GPIO3Digital_IO信号端子 GPIO3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: GPIO3。対応バス/インターフェース: General。
29AVDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (AVDD33、最大定格: 5.5V) です。
30XIDigital_IO信号端子 XI(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
31XODigital_IO信号端子 XO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
32GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
33GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。