ChipDocs.org
⌘K
2284 部品PDFアップロード
CH549G (SOP-16) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH549G

WCHID: C7463184SOP-16 · 16 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH549G (SOP-16)102P1.4/SCS/UCC33V34NC5P1.7/SCK/TXD6P5.7/RST7P3.0/RXD8P3.1/TXD16V3315VDD14GND/VSS13P5.0/DM12P5.1/DP11P2.4/PWM1/T210P2.2/PWM3/IN9P3.4/T0Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2Dフットプリント
12345678910111213141516E=3.90mm · Pitch e=1.27mmD=9.90mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6-7mm
3. 3Dモデル
パッケージ外形: 3.90mm × 9.90mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (16/16)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
10I/OマルチプレクスI/O・ペリフェラル端子 0 (General)
2P1.4/SCS/UCC1/AIN4I/OマルチプレクスI/O・ペリフェラル端子 P1.4/SCS/UCC1/AIN4 (ADC)
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNCNo Connect (Leave Floating)
5P1.7/SCK/TXD1_/AIN7I/OマルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)
6P5.7/RSTI/OマルチプレクスI/O・ペリフェラル端子 P5.7/RST (General)
7P3.0/RXDI/OマルチプレクスI/O・ペリフェラル端子 P3.0/RXD (UART)
8P3.1/TXDI/OマルチプレクスI/O・ペリフェラル端子 P3.1/TXD (UART)
9P3.4/T0I/OマルチプレクスI/O・ペリフェラル端子 P3.4/T0 (General)
10P2.2/PWM3/INT0_I/OマルチプレクスI/O・ペリフェラル端子 P2.2/PWM3/INT0_ (PWM)
11P2.4/PWM1/T2_/CAP1_I/OマルチプレクスI/O・ペリフェラル端子 P2.4/PWM1/T2_/CAP1_ (PWM)
12P5.1/DPI/OマルチプレクスI/O・ペリフェラル端子 P5.1/DP (General)
13P5.0/DMI/OマルチプレクスI/O・ペリフェラル端子 P5.0/DM (General)
14GND/VSSGNDグラウンド基準端子 (GND/VSS)
15VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
16V33Power電源供給入力 (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 0
I/O
マルチプレクスI/O・ペリフェラル端子 0 (General)
設計上の注意点: 输出系统主频的4 分频时钟信号 ，即Fsys/4
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH549G (WCH · SOP-16)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH549G (SOP-16) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH549G (SOP-16) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (16ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH549G (SOP-16) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH549G (SOP-16) - 4. パッケージ外形寸法図 (D×E×A)
SOP-16 · 3.90×9.90mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH549G (SOP-16) - 5. 推奨PCBフットプリント
IPC-7351B パッド (16 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH549G (SOP-16) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH549 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P66 · p66_fig01パッケージ完全一致
CH549G (SOP-16) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
P66 · p66_fig02パッケージ完全一致
CH549G (SOP-16) — 18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
18.1 LQFP48-7*7 18.2 QFN28-4*4 18.3 SOP16-150mil
P1 · p01_fig011717×914px
CH549G (SOP-16) — CH549 60KB+3KB 2048 +256 1KB 全/低速 支持 3 组 3 路 8 路 4 组 1 组 16 路 16 通道 CH548 32KB+3KB 2 组
CH549 60KB+3KB 2048 +256 1KB 全/低速 支持 3 组 3 路 8 路 4 组 1 组 16 路 16 通道 CH548 32KB+3KB 2 组
P22 · p22_fig011757×1798px
CH549G (SOP-16) — CH549 手册 22 | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P4.6/XO 引脚作为 XI/XO 并启用振荡器，需在XI 和XO 之间外接石英晶 体或陶瓷振荡器；
CH549 手册 22 | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P4.6/XO 引脚作为 XI/XO 并启用振荡器，需在XI 和XO 之间外接石英晶 体或陶瓷振荡器；
P22 · p22_fig01P22
CH549G (SOP-16) — Datasheet Page 22 (p22_fig01)
Datasheet Page 22 (p22_fig01)
P27 · p27_fig011757×490px
CH549G (SOP-16) — 由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
由Pn_MOD_OC[x]和Pn_DIR_PU[x]组合实现Pn 端口的相关配置，具体如下。
P28 · p28_fig011678×1028px
CH549G (SOP-16) — 图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]
图10.2.1 I/O 引脚等效原理图 bPn_MOD_OC[x]
P64 · p64_fig011757×2757px
CH549G (SOP-16) — CH549 手册 64 | ICMP5 电压比较器模块工作电流 100 500 uA | ITKEY5 触摸按键电容充电电流 35 50 70 uA | VIL5 低电平输入电压 0 1.2 V | VIH5 高电平输入电压 2.4 VDD V | VOL5 低电平输出电压(15mA 吸入电流) 0.4 V | VOH5 高电平输出电压(6mA 输出电流) VDD-0.4 V | VOH5U UDP/UDM 高电平输出电压(8mA 输出电流) V33-0.4 V | VHVO
CH549 手册 64 | ICMP5 电压比较器模块工作电流 100 500 uA | ITKEY5 触摸按键电容充电电流 35 50 70 uA | VIL5 低电平输入电压 0 1.2 V | VIH5 高电平输入电压 2.4 VDD V | VOL5 低电平输出电压(15mA 吸入电流) 0.4 V | VOH5 高电平输出电压(6mA 输出电流) VDD-0.4 V | VOH5U UDP/UDM 高电平输出电压(8mA 输出电流) V33-0.4 V | VHVO
P65 · p65_fig011757×1816px
CH549G (SOP-16) — CH549 手册 65 | Fosc VDD>=3V 时经校准后 | 的内部时钟频率 | TA=-15～65℃ 23.52 24 24.48 MHz | TA=-40～85℃ 23.38 24 24.72 MHz | Fosc3 VDD<3V 时经校准后的内部时钟频率 23.1 24 24.9 MHz | Fpll 内部倍频后的PLL 频率 24 96 96 MHz | Fusb4x 使用USB 主机功能时，USB 采样时钟频率 47.98 48 48.02 MHz | 使用
CH549 手册 65 | Fosc VDD>=3V 时经校准后 | 的内部时钟频率 | TA=-15～65℃ 23.52 24 24.48 MHz | TA=-40～85℃ 23.38 24 24.72 MHz | Fosc3 VDD<3V 时经校准后的内部时钟频率 23.1 24 24.9 MHz | Fpll 内部倍频后的PLL 频率 24 96 96 MHz | Fusb4x 使用USB 主机功能时，USB 采样时钟频率 47.98 48 48.02 MHz | 使用

電気仕様 & 部品詳細スペック (CH549G)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH549G (SOP-16) は 16 ピンの標準電子部品・コネクタで、パッケージ外形は 9.90 × 3.90 × 1.75 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, ADC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
40MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.90 × 3.90 × 1.75 mm (A1=0.15 mm)
パッケージ系列: SOP (SOP-16)
ピン数・リードピッチN / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, ADC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル16 ピン自動バス分類
OK
IPC-7351B フットプリント16 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOP-16)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.75mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
16P / 16Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOP-16
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH549G (SOP-16)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH549G (SOP-16) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH549G (SOP-16 パッケージ) は全 16 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (0: マルチプレクスI/O・ペリフェラル端子 0 (General)), 2 (P1.4/SCS/UCC1/AIN4: マルチプレクスI/O・ペリフェラル端子 P1.4/SCS/UCC1/AIN4 (ADC)), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (P1.7/SCK/TXD1_/AIN7: マルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1_/AIN7 (UART, SPI, ADC)), 6 (P5.7/RST: マルチプレクスI/O・ペリフェラル端子 P5.7/RST (General))。

CH549G の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH549G (SOP-16) の本体外形は 3.90 × 9.90 mm、ピッチ e = 1.27 mm、合計 16 パッドで構成されています。

CH549G の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH549G (WCH, SOP-16) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (16 ピン) & CH549 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
10Digital_IO信号端子 0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: 0。対応バス/インターフェース: General。
2P1.4/SCS/UCC1/AIN4Analog信号端子 P1.4/SCS/UCC1/AIN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.4/SCS/UCC1/AIN4。対応バス/インターフェース: ADC。
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4NCNo_ConnectNo Connect (Leave Floating)
5P1.7/SCK/TXD1_/AIN7Digital_IO信号端子 P1.7/SCK/TXD1_/AIN7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SPI。対応バス/インターフェース: UART, SPI, ADC。
6P5.7/RSTDigital_IO信号端子 P5.7/RST（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.7/RST。対応バス/インターフェース: General。
7P3.0/RXDDigital_IO信号端子 P3.0/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.0/RXD。対応バス/インターフェース: UART。
8P3.1/TXDDigital_IO信号端子 P3.1/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/TXD。対応バス/インターフェース: UART。
9P3.4/T0Digital_IO信号端子 P3.4/T0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/T0。対応バス/インターフェース: General。
10P2.2/PWM3/INT0_Digital_IO信号端子 P2.2/PWM3/INT0_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.2/PWM3/INT0_。対応バス/インターフェース: PWM。
11P2.4/PWM1/T2_/CAP1_Digital_IO信号端子 P2.4/PWM1/T2_/CAP1_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P2.4/PWM1/T2_/CAP1_。対応バス/インターフェース: PWM。
12P5.1/DPDigital_IO信号端子 P5.1/DP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.1/DP。対応バス/インターフェース: General。
13P5.0/DMDigital_IO信号端子 P5.0/DM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P5.0/DM。対応バス/インターフェース: General。
14GND/VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。
15VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
16V33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード