Kích thước Cơ khí & Land Pattern (TO-204AA(TO-3))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BBOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng TO-204AA(TO-3) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — JAN2N6383 (TO-204AA(TO-3))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của JAN2N6383 (TO-204AA(TO-3)) như thế nào?
Linh kiện JAN2N6383 do MICROCHIP sản xuất đóng gói kiểu TO-204AA(TO-3) gồm 4 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (B: Chân Đa năng Vào/Ra & Ngoại vi B (General)), 2 (E: Chân Đa năng Vào/Ra & Ngoại vi E (General)), 3 (C: Chân Đa năng Vào/Ra & Ngoại vi C (General)), 4 (C: Chân Đa năng Vào/Ra & Ngoại vi C (General)).
Kích thước Footprint chuẩn IPC-7351B của JAN2N6383 là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ JAN2N6383 (TO-204AA(TO-3)) có kích thước danh định 26.70 × 39.40 mm, bước chân e = 0.50 mm, tổng số 4 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 13.38 × 36.41 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho JAN2N6383 ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của JAN2N6383 (MICROCHIP, TO-204AA(TO-3)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (4 chân) & Liên kết Biến thể Họ JAN2N6383Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | B | Digital_IO | Chân tín hiệu B (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): B. Giao thức hỗ trợ: General. |
| 2 | E | Digital_IO | Chân tín hiệu E (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): E. Giao thức hỗ trợ: General. |
| 3 | C | Digital_IO | Chân tín hiệu C (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): C. Giao thức hỗ trợ: General. |
| 4 | C | Digital_IO | Chân tín hiệu C (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): C. Giao thức hỗ trợ: General. |








