ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
SCH3224-SY (WFBGA-100) — Symbol, Footprint IPC-7351B & 3D STEP Model

SCH3224-SY

MICROCHIPID: C633441WFBGA-100 · 100 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · SCH3224-SY (WFBGA-100)A2REMOTE2 -A3HVSSA4PWM1A5nHWM_INTA6PWM3A7PWRGD_OUTA8GP62 / nCTS4A9GP66 / nDSR4A10VSSB1REMOTE1 -B2+25V IN ._B3HVTRB4FANTACH3B5PWM2B6nTHERMTRIPB7PWRGD_PSB8GP67 / nRTS4B9GP65 / TXD4B10nRSMRSTB11CLKI32C1+5V_INC2+12V_INC3GP40 / DRVDEC4FANTACH1C5FANTACH2C6VSSC7GP34 / nDTR4C8GP64 / RXD4C9GP63 / nDCD4C10GP31 / nRI4C11GP12 / nDCD3D1LAD2D2VSSD3VTRD9GP61 / nLED2D10GP60 / nLED1D11GP13 / nRI3E1LFRAME#E2LAD1E3CLOCKIE5RESERVED VSSE6nHWM_INTE7nFPRST / GP3E9GP14 / nDSR3E10VTRE11GP15 / nDTR3F1PCI RESET#_F2LAD3F3LAD0F5RESERVED VSSL10GP55 / nRTS2L9VTRL8STRAPOPT ( VL7VSSL6nDCD1L5GP37 / A20ML4GP36 / nKBDRL3MDAT / GP32L2KCLK / GP22K11PS ON#_K10GP56 / nCTS2K9GP51 / nDCD2K8RXD1K7nRI1K6nDSR1K5nRTS1 / SYSOK4MCLK / GP33K3GP27 / nIO SK2nPCIRST2 / GK1VBATJ11PB IN#_J10GP57 / nDTR2J9GP52 / RXD2(J8TXD1 / SIOXNJ7nCTS1J6nDTR1 / SYSOJ5GP50 / nRI2J4KDAT / GP21J3nPCIRST3 / GJ2nPCIRST1 / GJ1AVSSH11SLP SX#_H10PB OUT#_H9GP53 / TXD2(H3nIDE RSTDRV H2VCCH1VSSG11GP16 / nCTS3G10GP11 / TXD3G9GP54 / nDSR2G7VSSG6VTRG5TEST VSSb =G3LDRQ#G2SER_IRQG1PCI_CLKF11GP42 / nIO_PF10GP17 / nRTS3F9GP10 / RXD3F7VTRGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2D-FOOTPRINT
K11J11H11G11F11E11D11C11B11L10K10J10H10G10F10E10D10C10B10A10L9K9J9H9G9F9E9D9C9B9A9L8K8J8C8B8A8L7K7J7G7F7E7C7B7A7L6K6J6G6E6C6B6A6L5K5J5G5F5E5C5B5A5L4K4J4C4B4A4L3K3J3H3G3F3E3D3C3B3A3L2K2J2H2G2F2E2D2C2B2A2K1J1H1G1F1E1D1C1B1E=8.00mm · Pitch e=0.65mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 8.00mm × 8.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (100/100)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
A2REMOTE2 -I/OMultiplex-I/O- & Peripherie-Pin REMOTE2 - (General)
A3HVSSGNDMasseanschluss (HVSS)
A4PWM1I/OMultiplex-I/O- & Peripherie-Pin PWM1 (PWM)
A5nHWM_INTI/OMultiplex-I/O- & Peripherie-Pin nHWM_INT (General)
A6PWM3I/OMultiplex-I/O- & Peripherie-Pin PWM3 (PWM)
A7PWRGD_OUTI/OMultiplex-I/O- & Peripherie-Pin PWRGD_OUT (General)
A8GP62 / nCTS4I/OMultiplex-I/O- & Peripherie-Pin GP62 / nCTS4 (General)
A9GP66 / nDSR4I/OMultiplex-I/O- & Peripherie-Pin GP66 / nDSR4 (General)
A10VSSGNDMasseanschluss (VSS)
B1REMOTE1 -I/OMultiplex-I/O- & Peripherie-Pin REMOTE1 - (General)
B2+25V IN ._PowerVersorgungsspannungseingang (+25V IN ._ — 3.3V / 5.0V Standard Logic)
B3HVTRI/OMultiplex-I/O- & Peripherie-Pin HVTR (General)
B4FANTACH3I/OMultiplex-I/O- & Peripherie-Pin FANTACH3 (General)
B5PWM2I/OMultiplex-I/O- & Peripherie-Pin PWM2 (PWM)
B6nTHERMTRIPI/OMultiplex-I/O- & Peripherie-Pin nTHERMTRIP (General)
B7PWRGD_PSI/OMultiplex-I/O- & Peripherie-Pin PWRGD_PS (General)
B8GP67 / nRTS4I/OMultiplex-I/O- & Peripherie-Pin GP67 / nRTS4 (General)
B9GP65 / TXD4I/OMultiplex-I/O- & Peripherie-Pin GP65 / TXD4 (UART)
B10nRSMRSTI/OMultiplex-I/O- & Peripherie-Pin nRSMRST (General)
B11CLKI32I/OMultiplex-I/O- & Peripherie-Pin CLKI32 (General)
C1+5V_INPowerVersorgungsspannungseingang (+5V_IN — 3.3V / 5.0V Standard Logic)
C2+12V_INI/OMultiplex-I/O- & Peripherie-Pin +12V_IN (General)
C3GP40 / DRVDEN0(out)I/OMultiplex-I/O- & Peripherie-Pin GP40 / DRVDEN0(out) (General)
C4FANTACH1I/OMultiplex-I/O- & Peripherie-Pin FANTACH1 (General)
C5FANTACH2I/OMultiplex-I/O- & Peripherie-Pin FANTACH2 (General)
C6VSSGNDMasseanschluss (VSS)
C7GP34 / nDTR4I/OMultiplex-I/O- & Peripherie-Pin GP34 / nDTR4 (General)
C8GP64 / RXD4I/OMultiplex-I/O- & Peripherie-Pin GP64 / RXD4 (UART)
C9GP63 / nDCD4I/OMultiplex-I/O- & Peripherie-Pin GP63 / nDCD4 (General)
C10GP31 / nRI4I/OMultiplex-I/O- & Peripherie-Pin GP31 / nRI4 (General)
C11GP12 / nDCD3I/OMultiplex-I/O- & Peripherie-Pin GP12 / nDCD3 (General)
D1LAD2I/OMultiplex-I/O- & Peripherie-Pin LAD2 (General)
D2VSSGNDMasseanschluss (VSS)
D3VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
D9GP61 / nLED2 / CLKOI/OMultiplex-I/O- & Peripherie-Pin GP61 / nLED2 / CLKO (General)
D10GP60 / nLED1 / WDTI/OMultiplex-I/O- & Peripherie-Pin GP60 / nLED1 / WDT (General)
D11GP13 / nRI3I/OMultiplex-I/O- & Peripherie-Pin GP13 / nRI3 (General)
E1LFRAME#I/OMultiplex-I/O- & Peripherie-Pin LFRAME# (General)
E2LAD1I/OMultiplex-I/O- & Peripherie-Pin LAD1 (General)
E3CLOCKII/OMultiplex-I/O- & Peripherie-Pin CLOCKI (General)
E5RESERVED VSSc =GNDMasseanschluss (RESERVED VSSc =)
E6nHWM_INTI/OMultiplex-I/O- & Peripherie-Pin nHWM_INT (General)
E7nFPRST / GP30I/OMultiplex-I/O- & Peripherie-Pin nFPRST / GP30 (General)
E9GP14 / nDSR3I/OMultiplex-I/O- & Peripherie-Pin GP14 / nDSR3 (General)
E10VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
E11GP15 / nDTR3I/OMultiplex-I/O- & Peripherie-Pin GP15 / nDTR3 (General)
F1PCI RESET#_ISystemfreigabe & Hardware-Reset (PCI RESET#_)
F2LAD3I/OMultiplex-I/O- & Peripherie-Pin LAD3 (General)
F3LAD0I/OMultiplex-I/O- & Peripherie-Pin LAD0 (General)
F5RESERVED VSSc =GNDMasseanschluss (RESERVED VSSc =)
F7VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
F9GP10 / RXD3I/OMultiplex-I/O- & Peripherie-Pin GP10 / RXD3 (UART)
F10GP17 / nRTS3I/OMultiplex-I/O- & Peripherie-Pin GP17 / nRTS3 (General)
F11GP42 / nIO_PMEI/OMultiplex-I/O- & Peripherie-Pin GP42 / nIO_PME (General)
G1PCI_CLKI/OMultiplex-I/O- & Peripherie-Pin PCI_CLK (General)
G2SER_IRQI/OMultiplex-I/O- & Peripherie-Pin SER_IRQ (General)
G3LDRQ#I/OMultiplex-I/O- & Peripherie-Pin LDRQ# (General)
G5TEST VSSb =GNDMasseanschluss (TEST VSSb =)
G6VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
G7VSSGNDMasseanschluss (VSS)
G9GP54 / nDSR2I/OMultiplex-I/O- & Peripherie-Pin GP54 / nDSR2 (General)
G10GP11 / TXD3I/OMultiplex-I/O- & Peripherie-Pin GP11 / TXD3 (UART)
G11GP16 / nCTS3I/OMultiplex-I/O- & Peripherie-Pin GP16 / nCTS3 (General)
H1VSSGNDMasseanschluss (VSS)
H2VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
H3nIDE RSTDRV / GP44_I/OMultiplex-I/O- & Peripherie-Pin nIDE RSTDRV / GP44_ (UART)
H9GP53 / TXD2(IRTX2)I/OMultiplex-I/O- & Peripherie-Pin GP53 / TXD2(IRTX2) (UART)
H10PB OUT#_I/OMultiplex-I/O- & Peripherie-Pin PB OUT#_ (UART)
H11SLP SX#_I/OMultiplex-I/O- & Peripherie-Pin SLP SX#_ (General)
J1AVSSGNDMasseanschluss (AVSS)
J2nPCIRST1 / GP45I/OMultiplex-I/O- & Peripherie-Pin nPCIRST1 / GP45 (UART)
J3nPCIRST3 / GP47I/OMultiplex-I/O- & Peripherie-Pin nPCIRST3 / GP47 (General)
J4KDAT / GP21I/OMultiplex-I/O- & Peripherie-Pin KDAT / GP21 (General)
J5GP50 / nRI2I/OMultiplex-I/O- & Peripherie-Pin GP50 / nRI2 (General)
J6nDTR1 / SYSOPT1I/OMultiplex-I/O- & Peripherie-Pin nDTR1 / SYSOPT1 (General)
J7nCTS1I/OMultiplex-I/O- & Peripherie-Pin nCTS1 (General)
J8TXD1 / SIOXNOROUTI/OMultiplex-I/O- & Peripherie-Pin TXD1 / SIOXNOROUT (UART)
J9GP52 / RXD2(IRRX2)I/OMultiplex-I/O- & Peripherie-Pin GP52 / RXD2(IRRX2) (UART)
J10GP57 / nDTR2I/OMultiplex-I/O- & Peripherie-Pin GP57 / nDTR2 (General)
J11PB IN#_I/OMultiplex-I/O- & Peripherie-Pin PB IN#_ (General)
K1VBATPowerVersorgungsspannungseingang (VBAT — 3.3V / 5.0V Standard Logic)
K2nPCIRST2 / GP46I/OMultiplex-I/O- & Peripherie-Pin nPCIRST2 / GP46 (General)
K3GP27 / nIO SMI / P17_I/OMultiplex-I/O- & Peripherie-Pin GP27 / nIO SMI / P17_ (General)
K4MCLK / GP33I/OMultiplex-I/O- & Peripherie-Pin MCLK / GP33 (General)
K5nRTS1 / SYSOPT0I/OMultiplex-I/O- & Peripherie-Pin nRTS1 / SYSOPT0 (General)
K6nDSR1I/OMultiplex-I/O- & Peripherie-Pin nDSR1 (General)
K7nRI1I/OMultiplex-I/O- & Peripherie-Pin nRI1 (General)
K8RXD1I/OMultiplex-I/O- & Peripherie-Pin RXD1 (UART)
K9GP51 / nDCD2I/OMultiplex-I/O- & Peripherie-Pin GP51 / nDCD2 (General)
K10GP56 / nCTS2I/OMultiplex-I/O- & Peripherie-Pin GP56 / nCTS2 (General)
K11PS ON#_I/OMultiplex-I/O- & Peripherie-Pin PS ON#_ (UART)
L2KCLK / GP22I/OMultiplex-I/O- & Peripherie-Pin KCLK / GP22 (General)
L3MDAT / GP32I/OMultiplex-I/O- & Peripherie-Pin MDAT / GP32 (General)
L4GP36 / nKBDRSTI/OMultiplex-I/O- & Peripherie-Pin GP36 / nKBDRST (General)
L5GP37 / A20MI/OMultiplex-I/O- & Peripherie-Pin GP37 / A20M (General)
L6nDCD1I/OMultiplex-I/O- & Peripherie-Pin nDCD1 (General)
L7VSSGNDMasseanschluss (VSS)
L8STRAPOPT ( VSSa) =GNDMasseanschluss (STRAPOPT ( VSSa) =)
L9VTRI/OMultiplex-I/O- & Peripherie-Pin VTR (General)
L10GP55 / nRTS2 / RESGENI/OMultiplex-I/O- & Peripherie-Pin GP55 / nRTS2 / RESGEN (General)
PIN A2 REMOTE2 -
I/O
Multiplex-I/O- & Peripherie-Pin REMOTE2 - (General)
Designhinweis: REMOTE2 -
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 13 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: SCH3224-SY (MICROCHIP · WFBGA-100)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
SCH3224-SY (WFBGA-100) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
SCH3224-SY (WFBGA-100) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (100 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
SCH3224-SY (WFBGA-100) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SCH3224-SY (WFBGA-100) - 4. Gehäuseabmessungen (D×E×A)
WFBGA-100 · 8.00×8.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
SCH3224-SY (WFBGA-100) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (100 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
SCH3224-SY (WFBGA-100) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (13 Abb. · Seite 1/2)
Zeige 1–12 von 13 unbeschnittenen Originalzeichnungen für SCH3224 / SCH3226
P1 · p01_fig01377×200px
SCH3224-SY (WFBGA-100) — LPC IO with 8042 KBC, Reset Generation, HWM and
LPC IO with 8042 KBC, Reset Generation, HWM and
P7 · p07_fig011569×1918px
SCH3224-SY (WFBGA-100) — FIGURE 2-1: SCH3227 PIN DIAGRAM
FIGURE 2-1: SCH3227 PIN DIAGRAM
P7 · p07_fig01P7
SCH3224-SY (WFBGA-100) — Datasheet Page 7 (p07_fig01)
Datasheet Page 7 (p07_fig01)
P54 · p54_fig011782×1504px
SCH3224-SY (WFBGA-100) — FIGURE 6-4: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
FIGURE 6-4: HALF DUPLEX OPERATION WITH DIRECTION CONTROL
P56 · p56_fig011779×1871px
SCH3224-SY (WFBGA-100) — CONTROL PORT BASE ADDRESS + 02H
CONTROL PORT BASE ADDRESS + 02H
P56 · p56_fig01P56
SCH3224-SY (WFBGA-100) — Datasheet Page 56 (p56_fig01)
Datasheet Page 56 (p56_fig01)
P281 · p281_fig011777×2272px
SCH3224-SY (WFBGA-100) — FIGURE 28-1: SCH3227 144-BALL WFBGA PACKAGE OUTLINE; 9 X 9 MM BODY, 0.65MM PITCH
FIGURE 28-1: SCH3227 144-BALL WFBGA PACKAGE OUTLINE; 9 X 9 MM BODY, 0.65MM PITCH
P281 · p281_fig02168×424px
SCH3224-SY (WFBGA-100) — ;
;
P281 · p281_fig01P281
SCH3224-SY (WFBGA-100) — Datasheet Page 281 (p281_fig01)
Datasheet Page 281 (p281_fig01)
P282 · p282_fig011777×2346px
SCH3224-SY (WFBGA-100) — FIGURE 28-2: SCH3226, SCH3224 100-BALL WFBGA PACKAGE OUTLINE; 8 X 8 MM BODY, 0.65MM PITCH
FIGURE 28-2: SCH3226, SCH3224 100-BALL WFBGA PACKAGE OUTLINE; 8 X 8 MM BODY, 0.65MM PITCH
P282 · p282_fig02153×385px
SCH3224-SY (WFBGA-100) — ;
;
P283 · p283_fig011777×2358px
SCH3224-SY (WFBGA-100) — FIGURE 28-3: SCH3222 84-BALL WFBGA PACKAGE OUTLINE; 7 X 7 MM BODY, 0.65MM PITCH
FIGURE 28-3: SCH3222 84-BALL WFBGA PACKAGE OUTLINE; 7 X 7 MM BODY, 0.65MM PITCH
Seite 1 / 2 (13 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (SCH3224-SY)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:SCH3224-SY (WFBGA-100) ist ein 100-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 8.00 × 8.00 × 1.35 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C to +85°C Temperaturbereich und UART, ADC, IrDA, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +85°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
19MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
8.00 × 8.00 × 1.35 mm (A1=0.30 mm)
Gehäusefamilie: BGA (WFBGA-100)
Pinanzahl & RastermaßN / e
100 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, ADC, IrDA, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol100 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint100 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — SCH3224 / SCH3226 (4)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (WFBGA-100)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
8.00 × 8.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.35mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.20 mm
Pins / Gesamt-PadsTopology
100P / 100Pad (BGA_GRID)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
WFBGA-100
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — SCH3224-SY (WFBGA-100)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SCH3224-SY (WFBGA-100)?

Das Bauteil SCH3224-SY von MICROCHIP im WFBGA-100-Gehäuse besitzt 100 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: A2 (REMOTE2 -: Multiplex-I/O- & Peripherie-Pin REMOTE2 - (General)), A3 (HVSS: Masseanschluss (HVSS)), A4 (PWM1: Multiplex-I/O- & Peripherie-Pin PWM1 (PWM)), A5 (nHWM_INT: Multiplex-I/O- & Peripherie-Pin nHWM_INT (General)), A6 (PWM3: Multiplex-I/O- & Peripherie-Pin PWM3 (PWM)), A7 (PWRGD_OUT: Multiplex-I/O- & Peripherie-Pin PWRGD_OUT (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der SCH3224-SY?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SCH3224-SY (WFBGA-100) 8.00 × 8.00 mm bei einem Pitch e = 0.65 mm und 100 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SCH3224-SY heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SCH3224-SY (MICROCHIP, WFBGA-100) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (100 Pins) & SCH3224 / SCH3226 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
A2REMOTE2 -Digital_IOSignalanschluss REMOTE2 - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REMOTE2 -. Unterstützte Bus-Schnittstellen: General.
A3HVSSGNDElektrischer 0V-Masserückführungsanschluss (HVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
A4PWM1Digital_IOSignalanschluss PWM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM1. Unterstützte Bus-Schnittstellen: PWM.
A5nHWM_INTDigital_IOSignalanschluss nHWM_INT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nHWM_INT. Unterstützte Bus-Schnittstellen: General.
A6PWM3Digital_IOSignalanschluss PWM3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM3. Unterstützte Bus-Schnittstellen: PWM.
A7PWRGD_OUTDigital_IOSignalanschluss PWRGD_OUT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWRGD_OUT. Unterstützte Bus-Schnittstellen: General.
A8GP62 / nCTS4Digital_IOSignalanschluss GP62 / nCTS4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP62 / nCTS4. Unterstützte Bus-Schnittstellen: General.
A9GP66 / nDSR4Digital_IOSignalanschluss GP66 / nDSR4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP66 / nDSR4. Unterstützte Bus-Schnittstellen: General.
A10VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
B1REMOTE1 -Digital_IOSignalanschluss REMOTE1 - (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REMOTE1 -. Unterstützte Bus-Schnittstellen: General.
B2+25V IN ._Power_InPositiver Versorgungseingang (+25V IN ._) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
B3HVTRDigital_IOSignalanschluss HVTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HVTR. Unterstützte Bus-Schnittstellen: General.
B4FANTACH3RF_50OhmSignalanschluss FANTACH3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FANTACH3. Unterstützte Bus-Schnittstellen: General.
B5PWM2Digital_IOSignalanschluss PWM2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM2. Unterstützte Bus-Schnittstellen: PWM.
B6nTHERMTRIPDigital_IOSignalanschluss nTHERMTRIP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nTHERMTRIP. Unterstützte Bus-Schnittstellen: General.
B7PWRGD_PSDigital_IOSignalanschluss PWRGD_PS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWRGD_PS. Unterstützte Bus-Schnittstellen: General.
B8GP67 / nRTS4Digital_IOSignalanschluss GP67 / nRTS4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP67 / nRTS4. Unterstützte Bus-Schnittstellen: General.
B9GP65 / TXD4Digital_IOSignalanschluss GP65 / TXD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP65 / TXD4. Unterstützte Bus-Schnittstellen: UART.
B10nRSMRSTDigital_IOSignalanschluss nRSMRST (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nRSMRST. Unterstützte Bus-Schnittstellen: General.
B11CLKI32Digital_IOSignalanschluss CLKI32 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLKI32. Unterstützte Bus-Schnittstellen: General.
C1+5V_INPower_InPositiver Versorgungseingang (+5V_IN) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
C2+12V_INDigital_IOSignalanschluss +12V_IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: +12V_IN. Unterstützte Bus-Schnittstellen: General.
C3GP40 / DRVDEN0(out)Digital_IOSignalanschluss GP40 / DRVDEN0(out) (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP40 / DRVDEN0(out). Unterstützte Bus-Schnittstellen: General.
C4FANTACH1RF_50OhmSignalanschluss FANTACH1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FANTACH1. Unterstützte Bus-Schnittstellen: General.
C5FANTACH2RF_50OhmSignalanschluss FANTACH2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: FANTACH2. Unterstützte Bus-Schnittstellen: General.
C6VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
C7GP34 / nDTR4Digital_IOSignalanschluss GP34 / nDTR4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP34 / nDTR4. Unterstützte Bus-Schnittstellen: General.
C8GP64 / RXD4Digital_IOSignalanschluss GP64 / RXD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP64 / RXD4. Unterstützte Bus-Schnittstellen: UART.
C9GP63 / nDCD4Digital_IOSignalanschluss GP63 / nDCD4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP63 / nDCD4. Unterstützte Bus-Schnittstellen: General.
C10GP31 / nRI4Digital_IOSignalanschluss GP31 / nRI4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP31 / nRI4. Unterstützte Bus-Schnittstellen: General.
C11GP12 / nDCD3Digital_IOSignalanschluss GP12 / nDCD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP12 / nDCD3. Unterstützte Bus-Schnittstellen: General.
D1LAD2Digital_IOSignalanschluss LAD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD2. Unterstützte Bus-Schnittstellen: General.
D2VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
D3VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
D9GP61 / nLED2 / CLKODigital_IOSignalanschluss GP61 / nLED2 / CLKO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP61 / nLED2 / CLKO. Unterstützte Bus-Schnittstellen: General.
D10GP60 / nLED1 / WDTDigital_IOSignalanschluss GP60 / nLED1 / WDT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP60 / nLED1 / WDT. Unterstützte Bus-Schnittstellen: General.
D11GP13 / nRI3Digital_IOSignalanschluss GP13 / nRI3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP13 / nRI3. Unterstützte Bus-Schnittstellen: General.
E1LFRAME#Digital_IOSignalanschluss LFRAME# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LFRAME#. Unterstützte Bus-Schnittstellen: General.
E2LAD1Digital_IOSignalanschluss LAD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD1. Unterstützte Bus-Schnittstellen: General.
E3CLOCKIDigital_IOSignalanschluss CLOCKI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLOCKI. Unterstützte Bus-Schnittstellen: General.
E5RESERVED VSSc =GNDElektrischer 0V-Masserückführungsanschluss (RESERVED VSSc =) für Kernlogik, I/O-Treiber und Analogblöcke.
E6nHWM_INTDigital_IOSignalanschluss nHWM_INT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nHWM_INT. Unterstützte Bus-Schnittstellen: General.
E7nFPRST / GP30Digital_IOSignalanschluss nFPRST / GP30 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: nFPRST / GP30. Unterstützte Bus-Schnittstellen: General.
E9GP14 / nDSR3Digital_IOSignalanschluss GP14 / nDSR3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP14 / nDSR3. Unterstützte Bus-Schnittstellen: General.
E10VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
E11GP15 / nDTR3Digital_IOSignalanschluss GP15 / nDTR3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP15 / nDTR3. Unterstützte Bus-Schnittstellen: General.
F1PCI RESET#_Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (PCI RESET#_): Low-Pegel setzt Prozessorkern und Peripherie zurück.
F2LAD3Digital_IOSignalanschluss LAD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD3. Unterstützte Bus-Schnittstellen: General.
F3LAD0Digital_IOSignalanschluss LAD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LAD0. Unterstützte Bus-Schnittstellen: General.
F5RESERVED VSSc =GNDElektrischer 0V-Masserückführungsanschluss (RESERVED VSSc =) für Kernlogik, I/O-Treiber und Analogblöcke.
F7VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
F9GP10 / RXD3Digital_IOSignalanschluss GP10 / RXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP10 / RXD3. Unterstützte Bus-Schnittstellen: UART.
F10GP17 / nRTS3Digital_IOSignalanschluss GP17 / nRTS3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP17 / nRTS3. Unterstützte Bus-Schnittstellen: General.
F11GP42 / nIO_PMEDigital_IOSignalanschluss GP42 / nIO_PME (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP42 / nIO_PME. Unterstützte Bus-Schnittstellen: General.
G1PCI_CLKDigital_IOSignalanschluss PCI_CLK (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PCI_CLK. Unterstützte Bus-Schnittstellen: General.
G2SER_IRQDigital_IOSignalanschluss SER_IRQ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SER_IRQ. Unterstützte Bus-Schnittstellen: General.
G3LDRQ#Digital_IOSignalanschluss LDRQ# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LDRQ#. Unterstützte Bus-Schnittstellen: General.
G5TEST VSSb =GNDElektrischer 0V-Masserückführungsanschluss (TEST VSSb =) für Kernlogik, I/O-Treiber und Analogblöcke.
G6VTRDigital_IOSignalanschluss VTR (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VTR. Unterstützte Bus-Schnittstellen: General.
G7VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
G9GP54 / nDSR2Digital_IOSignalanschluss GP54 / nDSR2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP54 / nDSR2. Unterstützte Bus-Schnittstellen: General.
G10GP11 / TXD3Digital_IOSignalanschluss GP11 / TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP11 / TXD3. Unterstützte Bus-Schnittstellen: UART.
G11GP16 / nCTS3Digital_IOSignalanschluss GP16 / nCTS3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: GP16 / nCTS3. Unterstützte Bus-Schnittstellen: General.
H1VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
EntdeckenBauteileGehäuseHerstellerUpload