dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — Symbol, Footprint IPC-7351B & Mô hình 3D STEP

1. SYMBOL

2. FOOTPRINT 2D

3. MÔ HÌNH 3D

Kích thước vỏ: 8.00mm × 8.00mm · Pitch: 0.65mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (45/45)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D

Chân	Ký hiệu	Loại	Chức năng (VI)
1	IO1	I/O	Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2	RP22(1)/CN18/PMA1/RC6	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP22(1)/CN18/PMA1/RC6 (General)
3	RP23(1)/CN17/PMA0/RC7	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP23(1)/CN17/PMA0/RC7 (General)
4	RP24(1)/CN20/PMA5/RC8	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP24(1)/CN20/PMA5/RC8 (General)
5	RP25(1)/CN19/PMA6/RC9	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP25(1)/CN19/PMA6/RC9 (General)
6	VSS	GND	Chân Mass Tham chiếu (VSS)
7	VCAP	I/O	Chân Đa năng Vào/Ra & Ngoại vi VCAP (General)
8	IO0	I/O	Chân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9	IO4	I/O	Chân Đa năng GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	IO5	I/O	Chân Đa năng GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11	IO6	I/O	Chân Đa năng GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	TMS/PMA10/RA10	I/O	Chân Đa năng Vào/Ra & Ngoại vi TMS/PMA10/RA10 (General)
13	TCK/PMA7/RA7	I/O	Chân Đa năng Vào/Ra & Ngoại vi TCK/PMA7/RA7 (General)
14	IO16	I/O	Chân Đa năng GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	I/O	Chân Đa năng GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	AVSS	GND	Chân Mass Tham chiếu (AVSS)
17	AVDD	Power	Chân cấp nguồn dương (AVDD — 3.0V to 3.6V)
18	/MCLR	I/O	Chân Đa năng Vào/Ra & Ngoại vi /MCLR (General)
19	AN0/VREF+/CN2/RA0	Analog	Chân Đa năng Vào/Ra & Ngoại vi AN0/VREF+/CN2/RA0 (General)
20	AN1/VREF-/CN3/RA1	Analog	Chân Đa năng Vào/Ra & Ngoại vi AN1/VREF-/CN3/RA1 (General)
21	IO10	I/O	Chân Đa năng GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	I/O	Chân Đa năng GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	I/O	Chân Đa năng GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	IO13	I/O	Chân Đa năng GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25	IO14	I/O	Chân Đa năng GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26	IO21	I/O	Chân Đa năng GPIO21 / RTC_GPIO21
27	IO47	I/O	Chân Đa năng GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28	VDD	Power	Chân cấp nguồn dương (VDD — 3.0V to 3.6V)
29	VSS	GND	Chân Mass Tham chiếu (VSS)
30	OSC1/CLKI/CN30/RA2	I/O	Chân Đa năng Vào/Ra & Ngoại vi OSC1/CLKI/CN30/RA2 (RTC/CLK)
31	OSC2/CLKO/CN29/RA3	I/O	Chân Đa năng Vào/Ra & Ngoại vi OSC2/CLKO/CN29/RA3 (RTC/CLK)
32	TDO/PMA8/RA8	I/O	Chân Đa năng Vào/Ra & Ngoại vi TDO/PMA8/RA8 (General)
33	SOSCI/RP4(1)/CN1/RB4	I/O	Chân Đa năng Vào/Ra & Ngoại vi SOSCI/RP4(1)/CN1/RB4 (General)
34	SOSCO/T1CK/CN0/RA4	I/O	Chân Đa năng Vào/Ra & Ngoại vi SOSCO/T1CK/CN0/RA4 (General)
35	TDI/PMA9/RA9	I/O	Chân Đa năng Vào/Ra & Ngoại vi TDI/PMA9/RA9 (General)
36	RP19(1)/CN28/PMBE/RC3	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP19(1)/CN28/PMBE/RC3 (General)
37	RP20(1)/CN25/PMA4/RC4	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP20(1)/CN25/PMA4/RC4 (General)
38	RP21(1)/CN26/PMA3/RC5	I/O	Chân Đa năng Vào/Ra & Ngoại vi RP21(1)/CN26/PMA3/RC5 (General)
39	VSS	GND	Đế Tản nhiệt & Mass Trung tâm (VSS)
40	VDD	Power	Chân cấp nguồn dương (VDD — 3.0V to 3.6V)
41	IO41	I/O	Chân Tín hiệu Đa năng IO41 (3.3V CMOS I/O)
42	IO42	I/O	Chân Tín hiệu Đa năng IO42 (3.3V CMOS I/O)
43	IO43	I/O	Chân Tín hiệu Đa năng IO43 (3.3V CMOS I/O)
44	IO44	I/O	Chân Tín hiệu Đa năng IO44 (3.3V CMOS I/O)
45	EP	GND	Đế Tản nhiệt & Mass Trung tâm (EP)

PIN 1 IO1

I/O

Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)

Lưu ý thiết kế: Điện áp hoạt động 3.3V (tối đa 3.6V), dòng tải tối đa 40mA.

Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Thư viện Bản vẽ Trích xuất (6 Bản vẽ Chuẩn + 12 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình

1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 1. Ảnh 3D Thân Vỏ Thực tế

Mô hình khối 3D chi tiếtPhóng to ›

2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 2. Sơ đồ Chân Chuẩn (Top View)

Đúng kiểu vỏ chuẩn (45 chân)Phóng to ›

3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)

Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›

4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)

QFN-44-EP(8x8) · 8.00×8.00mm · Pitch 0.65mmPhóng to ›

5. Bản vẽ Footprint Khuyến nghịLAND PATTERN

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 5. Bản vẽ Footprint Khuyến nghị

IPC-7351B Land Pattern (45 Pads)Phóng to ›

6. Mạch Nguyên lý Ứng dụngSCHEMATIC

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) - 6. Mạch Nguyên lý Ứng dụng

Typical Application SchematicPhóng to ›

Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (12 hình · Trang 1/1)

Hiển thị hình 1–12 trên 12 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip DSPIC33FJ128 / DSPIC33FJ64G

P1 · p01_fig01376×200px

16-bit Digital Signal Controllers (up to 128 KB Flash and 16K SRAM) with Advanced Analog

P14 · p14_fig011777×2492px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — FIGURE 1-1: dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/ X04 BLOCK DIAGRAM PSV and Table Data Access Control Block

FIGURE 1-1: dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/ X04 BLOCK DIAGRAM PSV and Table Data Access Control Block

P71 · p71_fig011625×913px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P71 · p71_fig021777×1030px

FIGURE 5-1: ADDRESSING FOR TABLE REGISTERS

P72 · p72_fig01867×655px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

P72 · p72_fig021783×380px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

P165 · p165_fig011478×506px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — 11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

P319 · p319_fig01867×890px

FIGURE 27-1: CONNECTIONS FOR THE ON-CHIP VOLTAGE REGULATOR(1,2,3)

P319 · p319_fig01P319

Datasheet Page 319 (p319_fig01)

P407 · p407_fig011777×2604px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P414 · p414_fig011777×2341px

dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) — DS70292G-page 414 © 2007-2012 Microchip Technology Inc.

P414 · p414_fig01P414

Datasheet Page 414 (p414_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (dsPIC33FJ64GP204T-I/ML)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)

Linh kiện Điện tử & Kết nối Tiêu chuẩn

Mô tả chi tiết:dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) là linh kiện điện tử & kết nối tiêu chuẩn 45 chân, kích thước bao hình cơ khí 8.00 × 8.00 × 0.90 mm (bước chân e = 0.65 mm). Hoạt động trong dải điện áp 3.0V to 3.6V, dải nhiệt độ -40°C to +125°C, tích hợp giao thức UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK.

Điện áp nguồn hoạt độngV_CC / V_DD

3.0V to 3.6V

Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn

Dải nhiệt độ làm việcT_A

-40°C to +125°C

Chuẩn công nghiệp; T_J(max) = +125°C

Xung nhịp / Tần số hoạt độngf_CLK / f_RF

7.37 MHz

Trích xuất từ bảng thông số PDF gốc

Dòng điện & Công suất định mứcI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Tuân thủ giới hạn dòng từng chân

Kích thước Vỏ đóng gói (D × E × A)D × E × A

8.00 × 8.00 × 0.90 mm (A1=0.03 mm)

Họ đóng gói: QFN (QFN-44-EP(8x8))

Số lượng chân & Bước chânN / e

44 Pins | Pitch e = 0.65 mm (25.6 mil)

Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B

Giao thức Ngoại vi Tích hợpBuses

UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK

Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý

Tiêu chuẩn Hàn & Chống ẩmIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% kem hàn cửa sổ (Windowed Stencil) cho EPAD

Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.

Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file

5/5 PASS

IEEE-315 Symbol45 chân phân nhóm tự động

IPC-7351B Land Pattern45 pads · Pitch 0.65mm

IPC-7525 Kem hàn 60%EPAD 6.45×6.45mm chia cửa sổ

DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm

3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet

5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-44-EP(8x8))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B

Thân vỏ (D × E)Nominal

8.00 × 8.00 mm

Chiều cao (A) & Pitch (e)IPC-7351B

A=0.90mm · e=0.65mm

Kích thước Pad (W × L)Level B

0.28 × 0.80 mm

Số chân / Tổng số PadTopology

45P / 45Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1

DFM READY

Ký hiệu / Mã thay thế	Giá trị / Kiểu vỏ	Vai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A BOM	Per application circuit QFN-44-EP(8x8)	Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD

IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) như thế nào?

Linh kiện dsPIC33FJ64GP204T-I/ML do MICROCHIP sản xuất đóng gói kiểu QFN-44-EP(8x8) gồm 45 chân với bước chân (pitch) 0.65 mm, dải điện áp hoạt động VCC 3.0V to 3.6V. Các chân tiêu biểu gồm: 1 (IO1: Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)), 2 (RP22(1)/CN18/PMA1/RC6: Chân Đa năng Vào/Ra & Ngoại vi RP22(1)/CN18/PMA1/RC6 (General)), 3 (RP23(1)/CN17/PMA0/RC7: Chân Đa năng Vào/Ra & Ngoại vi RP23(1)/CN17/PMA0/RC7 (General)), 4 (RP24(1)/CN20/PMA5/RC8: Chân Đa năng Vào/Ra & Ngoại vi RP24(1)/CN20/PMA5/RC8 (General)), 5 (RP25(1)/CN19/PMA6/RC9: Chân Đa năng Vào/Ra & Ngoại vi RP25(1)/CN19/PMA6/RC9 (General)), 6 (VSS: Chân Mass Tham chiếu (VSS)).

Kích thước Footprint chuẩn IPC-7351B của dsPIC33FJ64GP204T-I/ML là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ dsPIC33FJ64GP204T-I/ML (QFN-44-EP(8x8)) có kích thước danh định 8.00 × 8.00 mm, bước chân e = 0.65 mm, tổng số 45 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 6.45 × 6.45 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho dsPIC33FJ64GP204T-I/ML ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của dsPIC33FJ64GP204T-I/ML (MICROCHIP, QFN-44-EP(8x8)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (45 chân) & Liên kết Biến thể Họ DSPIC33FJ128 / DSPIC33FJ64GMở rộng bảng tĩnh

Số Chân (Pin #)	Tên Tín hiệu (Signal Name)	Loại Điện học (Type)	Mô tả Chức năng & Lưu ý Thiết kế Mạch
1	IO1	Digital_IO	Chân Tín hiệu Đa năng IO1 (3.3V CMOS I/O)
2	RP22(1)/CN18/PMA1/RC6	Digital_IO	Chân tín hiệu RP22(1)/CN18/PMA1/RC6 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP22(1)/CN18/PMA1/RC6. Giao thức hỗ trợ: General.
3	RP23(1)/CN17/PMA0/RC7	Digital_IO	Chân tín hiệu RP23(1)/CN17/PMA0/RC7 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP23(1)/CN17/PMA0/RC7. Giao thức hỗ trợ: General.
4	RP24(1)/CN20/PMA5/RC8	Digital_IO	Chân tín hiệu RP24(1)/CN20/PMA5/RC8 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP24(1)/CN20/PMA5/RC8. Giao thức hỗ trợ: General.
5	RP25(1)/CN19/PMA6/RC9	Digital_IO	Chân tín hiệu RP25(1)/CN19/PMA6/RC9 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP25(1)/CN19/PMA6/RC9. Giao thức hỗ trợ: General.
6	VSS	GND	Chân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
7	VCAP	Digital_IO	Chân tín hiệu VCAP (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): VCAP. Giao thức hỗ trợ: General.
8	IO0	Digital_IO	Chân Boot Strapping GPIO0 / RTC_GPIO0 (Chọn chế độ SPI Boot / Download Boot)
9	IO4	Digital_IO	Chân Đa năng GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	IO5	Digital_IO	Chân Đa năng GPIO5 / RTC_GPIO5 / TOUCH5 / ADC1_CH4
11	IO6	Digital_IO	Chân Đa năng GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	TMS/PMA10/RA10	Digital_IO	Chân tín hiệu TMS/PMA10/RA10 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): TMS/PMA10/RA10. Giao thức hỗ trợ: General.
13	TCK/PMA7/RA7	Digital_IO	Chân tín hiệu TCK/PMA7/RA7 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): TCK/PMA7/RA7. Giao thức hỗ trợ: General.
14	IO16	Digital_IO	Chân Đa năng GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	Digital_IO	Chân Đa năng GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	AVSS	GND	Chân nối đất (AVSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
17	AVDD	Power_In	Chân cấp nguồn dương (AVDD) hoạt động trong miền điện áp 3.0V to 3.6V (Điện áp chịu đựng tối đa: 3.6V).
18	/MCLR	Digital_IO	Chân tín hiệu /MCLR (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): /MCLR. Giao thức hỗ trợ: General.
19	AN0/VREF+/CN2/RA0	Analog	Chân tín hiệu AN0/VREF+/CN2/RA0 (Analog, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): AN0/VREF+/CN2/RA0. Giao thức hỗ trợ: General.
20	AN1/VREF-/CN3/RA1	Analog	Chân tín hiệu AN1/VREF-/CN3/RA1 (Analog, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): AN1/VREF-/CN3/RA1. Giao thức hỗ trợ: General.
21	IO10	Digital_IO	Chân Đa năng GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	Digital_IO	Chân Đa năng GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	Digital_IO	Chân Đa năng GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	IO13	Digital_IO	Chân Đa năng GPIO13 / RTC_GPIO13 / TOUCH13 / ADC2_CH2 / FSPIQ
25	IO14	Digital_IO	Chân Đa năng GPIO14 / RTC_GPIO14 / TOUCH14 / ADC2_CH3 / FSPIWP
26	IO21	Digital_IO	Chân Đa năng GPIO21 / RTC_GPIO21
27	IO47	Digital_IO	Chân Đa năng GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28	VDD	Power_In	Chân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.0V to 3.6V (Điện áp chịu đựng tối đa: 3.6V).
29	VSS	GND	Chân nối đất (VSS — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
30	OSC1/CLKI/CN30/RA2	Digital_IO	Chân tín hiệu OSC1/CLKI/CN30/RA2 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): OSC1/CLKI/CN30/RA2. Giao thức hỗ trợ: RTC/CLK.
31	OSC2/CLKO/CN29/RA3	Digital_IO	Chân tín hiệu OSC2/CLKO/CN29/RA3 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): OSC2/CLKO/CN29/RA3. Giao thức hỗ trợ: RTC/CLK.
32	TDO/PMA8/RA8	Digital_IO	Chân tín hiệu TDO/PMA8/RA8 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): TDO/PMA8/RA8. Giao thức hỗ trợ: General.
33	SOSCI/RP4(1)/CN1/RB4	Digital_IO	Chân tín hiệu SOSCI/RP4(1)/CN1/RB4 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): SOSCI/RP4(1)/CN1/RB4. Giao thức hỗ trợ: General.
34	SOSCO/T1CK/CN0/RA4	Digital_IO	Chân tín hiệu SOSCO/T1CK/CN0/RA4 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): SOSCO/T1CK/CN0/RA4. Giao thức hỗ trợ: General.
35	TDI/PMA9/RA9	Digital_IO	Chân tín hiệu TDI/PMA9/RA9 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): TDI/PMA9/RA9. Giao thức hỗ trợ: General.
36	RP19(1)/CN28/PMBE/RC3	Digital_IO	Chân tín hiệu RP19(1)/CN28/PMBE/RC3 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP19(1)/CN28/PMBE/RC3. Giao thức hỗ trợ: General.
37	RP20(1)/CN25/PMA4/RC4	Digital_IO	Chân tín hiệu RP20(1)/CN25/PMA4/RC4 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP20(1)/CN25/PMA4/RC4. Giao thức hỗ trợ: General.
38	RP21(1)/CN26/PMA3/RC5	Digital_IO	Chân tín hiệu RP21(1)/CN26/PMA3/RC5 (I/O, miền áp 3.0V to 3.6V). Các chức năng ghép kênh (Alternate Functions): RP21(1)/CN26/PMA3/RC5. Giao thức hỗ trợ: General.
39	VSS	GND	Đế đồng lộ thiên dưới bụng IC (VSS) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.
40	VDD	Power_In	Chân cấp nguồn dương (VDD) hoạt động trong miền điện áp 3.0V to 3.6V (Điện áp chịu đựng tối đa: 3.6V).
41	IO41	Digital_IO	Chân Tín hiệu Đa năng IO41 (3.3V CMOS I/O)
42	IO42	Digital_IO	Chân Tín hiệu Đa năng IO42 (3.3V CMOS I/O)
43	IO43	Digital_IO	Chân Tín hiệu Đa năng IO43 (3.3V CMOS I/O)
44	IO44	Digital_IO	Chân Tín hiệu Đa năng IO44 (3.3V CMOS I/O)
45	EP	GND	Đế đồng lộ thiên dưới bụng IC (EP) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp.

4D Studio: dsPIC33FJ64GP204T-I/ML Permalink: /part/C629407 MICROCHIP QFN-44-EP(8x8)Tất cả Kiểu vỏ Tất cả Hãng Bán dẫn