C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) — Symbol, Footprint IPC-7351B & 3D STEP Model

C618437

SemiconductorTFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB · 100 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)A1VBGA2XINA3XOUTA4PB17A5PB21A6PB23A7TCK/SWCLKA8VDDINA9VDDOUTA10XIN32B1VDDCOREB2GNDUTMIB3VDDUTMIB4PB10B5PB18B6PB24B7NRSTB8TDO/TRACESWOB9TDIB10XOUT32C1DFSDPC2DHSDPC3GNDPLLC4PB14C5PB19C6PB22C7TMS/SWDIOC8NRSTBC9JTAGSELC10VDDBUD1DFSDMD2DHSDMD3VDDPLLD4VDDCORED5PB20D6ERASED7TSTD8FWUPD9PA11/PGMD3D10PA12/PGMD4E1PA29E2GNDE3PA28E4PB9E5GNDBUE6VDDIOE7VDDCOREE8PA10/PGMD2E9PA9/PGMD1E10PA8/PGMD0K10PA25K9PA23/PGMD15K8PA20/PGMD12K7PA17/PGMD9K6PA14/PGMD6K5PB4K4AD12BVREFK3GNDANAK2VDDANAK1PB7J10PA0/PGMNCMDJ9PA26J8PA21/PGMD13J7PA19/PGMD11J6PA16/PGMD8J5PB3J4PA30J3ADVREFJ2PB8J1PB6H10PA2/PGMNOEH9PA1/PGMRDYH8PA24H7PA18/PGMD10H6PA15/PGMD7H5PA13/PGMD5H4PA22/PGMD14H3PA27H2PB5H1VDDCOREG10PA4/PGMM0G9PA5/PGMM1G8PA3/PGMNVALIG7PB15G6GNDG5VDDCOREG4PB13G3PB0G2PB2G1PB11F10PA7/PGMM3F9VDDCOREF8PA6/PGMM2F7PB16F6GNDF5VDDIOF4PA31F3VDDIOF2PB12F1PB1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.268.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1A2A3A4A5A6A7A8A9A10B1B2B3B4B5B6B7B8B9B10C1C2C3C4C5C6C7C8C9C10D1D2D3D4D5D6D7D8D9D10E1E2E3E4E5E6E7E8E9E10F1F2F3F4F5F6F7F8F9F10G1G2G3G4G5G6G7G8G9G10H1H2H3H4H5H6H7H8H9H10J1J2J3J4J5J6J7J8J9J10K1K2K3K4K5K6K7K8K9K10E=9.00mm · Pitch e=0.80mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1VBGI/OマルチプレクスI/O・ペリフェラル端子 VBG (General)
A2XINI/OマルチプレクスI/O・ペリフェラル端子 XIN (RTC/CLK)
A3XOUTI/OマルチプレクスI/O・ペリフェラル端子 XOUT (RTC/CLK)
A4PB17I/OマルチプレクスI/O・ペリフェラル端子 PB17 (General)
A5PB21I/OマルチプレクスI/O・ペリフェラル端子 PB21 (General)
A6PB23I/OマルチプレクスI/O・ペリフェラル端子 PB23 (General)
A7TCK/SWCLKI/OマルチプレクスI/O・ペリフェラル端子 TCK/SWCLK (SWD/JTAG)
A8VDDINPower電源供給入力 (VDDIN — 3.3V / 5.0V Standard Logic)
A9VDDOUTPower電源供給入力 (VDDOUT — 3.3V / 5.0V Standard Logic)
A10XIN32I/OマルチプレクスI/O・ペリフェラル端子 XIN32 (RTC/CLK)
B1VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
B2GNDUTMIGNDグラウンド基準端子 (GNDUTMI)
B3VDDUTMIPower電源供給入力 (VDDUTMI — 3.3V / 5.0V Standard Logic)
B4PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
B5PB18I/OマルチプレクスI/O・ペリフェラル端子 PB18 (General)
B6PB24I/OマルチプレクスI/O・ペリフェラル端子 PB24 (General)
B7NRSTIシステムイネーブル・ハードウェアリセット (NRST)
B8TDO/TRACESWOI/OマルチプレクスI/O・ペリフェラル端子 TDO/TRACESWO (General)
B9TDII/OマルチプレクスI/O・ペリフェラル端子 TDI (General)
B10XOUT32I/OマルチプレクスI/O・ペリフェラル端子 XOUT32 (RTC/CLK)
C1DFSDPI/OマルチプレクスI/O・ペリフェラル端子 DFSDP (General)
C2DHSDPI/OマルチプレクスI/O・ペリフェラル端子 DHSDP (General)
C3GNDPLLGNDグラウンド基準端子 (GNDPLL)
C4PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
C5PB19I/OマルチプレクスI/O・ペリフェラル端子 PB19 (General)
C6PB22I/OマルチプレクスI/O・ペリフェラル端子 PB22 (General)
C7TMS/SWDIOI/OマルチプレクスI/O・ペリフェラル端子 TMS/SWDIO (SWD/JTAG)
C8NRSTBI/OマルチプレクスI/O・ペリフェラル端子 NRSTB (General)
C9JTAGSELI/OマルチプレクスI/O・ペリフェラル端子 JTAGSEL (SWD/JTAG)
C10VDDBUPower電源供給入力 (VDDBU — 3.3V / 5.0V Standard Logic)
D1DFSDMI/OマルチプレクスI/O・ペリフェラル端子 DFSDM (General)
D2DHSDMI/OマルチプレクスI/O・ペリフェラル端子 DHSDM (General)
D3VDDPLLPower電源供給入力 (VDDPLL — 3.3V / 5.0V Standard Logic)
D4VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
D5PB20I/OマルチプレクスI/O・ペリフェラル端子 PB20 (General)
D6ERASEI/OマルチプレクスI/O・ペリフェラル端子 ERASE (General)
D7TSTI/OマルチプレクスI/O・ペリフェラル端子 TST (General)
D8FWUPI/OマルチプレクスI/O・ペリフェラル端子 FWUP (General)
D9PA11/PGMD3I/OマルチプレクスI/O・ペリフェラル端子 PA11/PGMD3 (General)
D10PA12/PGMD4I/OマルチプレクスI/O・ペリフェラル端子 PA12/PGMD4 (General)
E1PA29I/OマルチプレクスI/O・ペリフェラル端子 PA29 (General)
E2GNDGNDグラウンド基準端子 (GND)
E3PA28I/OマルチプレクスI/O・ペリフェラル端子 PA28 (General)
E4PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
E5GNDBUGNDグラウンド基準端子 (GNDBU)
E6VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
E7VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
E8PA10/PGMD2I/OマルチプレクスI/O・ペリフェラル端子 PA10/PGMD2 (General)
E9PA9/PGMD1I/OマルチプレクスI/O・ペリフェラル端子 PA9/PGMD1 (General)
E10PA8/PGMD0I/OマルチプレクスI/O・ペリフェラル端子 PA8/PGMD0 (General)
F1PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
F2PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
F3VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
F4PA31I/OマルチプレクスI/O・ペリフェラル端子 PA31 (General)
F5VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
F6GNDGNDグラウンド基準端子 (GND)
F7PB16I/OマルチプレクスI/O・ペリフェラル端子 PB16 (General)
F8PA6/PGMM2I/OマルチプレクスI/O・ペリフェラル端子 PA6/PGMM2 (General)
F9VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
F10PA7/PGMM3I/OマルチプレクスI/O・ペリフェラル端子 PA7/PGMM3 (General)
G1PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
G2PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
G3PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
G4PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
G5VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
G6GNDGNDグラウンド基準端子 (GND)
G7PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
G8PA3/PGMNVALIDI/OマルチプレクスI/O・ペリフェラル端子 PA3/PGMNVALID (General)
G9PA5/PGMM1I/OマルチプレクスI/O・ペリフェラル端子 PA5/PGMM1 (General)
G10PA4/PGMM0I/OマルチプレクスI/O・ペリフェラル端子 PA4/PGMM0 (General)
H1VDDCOREPower電源供給入力 (VDDCORE — 3.3V / 5.0V Standard Logic)
H2PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
H3PA27I/OマルチプレクスI/O・ペリフェラル端子 PA27 (General)
H4PA22/PGMD14I/OマルチプレクスI/O・ペリフェラル端子 PA22/PGMD14 (General)
H5PA13/PGMD5I/OマルチプレクスI/O・ペリフェラル端子 PA13/PGMD5 (General)
H6PA15/PGMD7I/OマルチプレクスI/O・ペリフェラル端子 PA15/PGMD7 (General)
H7PA18/PGMD10I/OマルチプレクスI/O・ペリフェラル端子 PA18/PGMD10 (General)
H8PA24I/OマルチプレクスI/O・ペリフェラル端子 PA24 (General)
H9PA1/PGMRDYI/OマルチプレクスI/O・ペリフェラル端子 PA1/PGMRDY (General)
H10PA2/PGMNOEI/OマルチプレクスI/O・ペリフェラル端子 PA2/PGMNOE (General)
J1PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
J2PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
J3ADVREFI/OマルチプレクスI/O・ペリフェラル端子 ADVREF (General)
J4PA30I/OマルチプレクスI/O・ペリフェラル端子 PA30 (General)
J5PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
J6PA16/PGMD8I/OマルチプレクスI/O・ペリフェラル端子 PA16/PGMD8 (General)
J7PA19/PGMD11I/OマルチプレクスI/O・ペリフェラル端子 PA19/PGMD11 (General)
J8PA21/PGMD13I/OマルチプレクスI/O・ペリフェラル端子 PA21/PGMD13 (General)
J9PA26I/OマルチプレクスI/O・ペリフェラル端子 PA26 (General)
J10PA0/PGMNCMDI/OマルチプレクスI/O・ペリフェラル端子 PA0/PGMNCMD (General)
K1PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
K2VDDANAPower電源供給入力 (VDDANA — 3.3V / 5.0V Standard Logic)
K3GNDANAGNDグラウンド基準端子 (GNDANA)
K4AD12BVREFI/OマルチプレクスI/O・ペリフェラル端子 AD12BVREF (General)
K5PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
K6PA14/PGMD6I/OマルチプレクスI/O・ペリフェラル端子 PA14/PGMD6 (General)
K7PA17/PGMD9I/OマルチプレクスI/O・ペリフェラル端子 PA17/PGMD9 (General)
K8PA20/PGMD12I/OマルチプレクスI/O・ペリフェラル端子 PA20/PGMD12 (General)
K9PA23/PGMD15I/OマルチプレクスI/O・ペリフェラル端子 PA23/PGMD15 (General)
K10PA25I/OマルチプレクスI/O・ペリフェラル端子 PA25 (General)
PIN A1 VBG
I/O
マルチプレクスI/O・ペリフェラル端子 VBG (General)
設計上の注意点: Signal terminal VBG (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: VBG. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: C618437 (Semiconductor · TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 4. パッケージ外形寸法図 (D×E×A)
TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB · 9.00×9.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (C618437)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 1.12 mm(ピンピッチ e = 0.80 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 1.12 mm (A1=0.25 mm)
パッケージ系列: BGA (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.12mm · e=0.80mm
パッド寸法 (W × L)Level B
0.40 × 0.40 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) のピン配置 (Pinout) および電源電圧仕様は?

Semiconductor 製 C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm です。主なピン:A1 (VBG: マルチプレクスI/O・ペリフェラル端子 VBG (General)), A2 (XIN: マルチプレクスI/O・ペリフェラル端子 XIN (RTC/CLK)), A3 (XOUT: マルチプレクスI/O・ペリフェラル端子 XOUT (RTC/CLK)), A4 (PB17: マルチプレクスI/O・ペリフェラル端子 PB17 (General)), A5 (PB21: マルチプレクスI/O・ペリフェラル端子 PB21 (General)), A6 (PB23: マルチプレクスI/O・ペリフェラル端子 PB23 (General))。

C618437 の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、C618437 (TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) の本体外形は 9.00 × 9.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

C618437 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの C618437 (Semiconductor, TFBGA-100_L9.0-W9.0-R10-C10-P0.80-TL_MICROCHIP_ATSAM3S1CB) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (100 ピン) & C618437 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1VBGDigital_IO信号端子 VBG(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VBG。対応バス/インターフェース: General。
A2XINDigital_IO信号端子 XIN(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: XIN。対応バス/インターフェース: RTC/CLK。
A3XOUTDigital_IO信号端子 XOUT(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: XOUT。対応バス/インターフェース: RTC/CLK。
A4PB17Digital_IO信号端子 PB17(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB17。対応バス/インターフェース: General。
A5PB21Digital_IO信号端子 PB21(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB21。対応バス/インターフェース: General。
A6PB23Digital_IO信号端子 PB23(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB23。対応バス/インターフェース: General。
A7TCK/SWCLKDigital_IO信号端子 TCK/SWCLK(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TCK/SWCLK。対応バス/インターフェース: SWD/JTAG。
A8VDDINPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIN、最大定格: 5.5V) です。
A9VDDOUTPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDOUT、最大定格: 5.5V) です。
A10XIN32Digital_IO信号端子 XIN32(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: XIN32。対応バス/インターフェース: RTC/CLK。
B1VDDCOREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。
B2GNDUTMIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDUTMI) です。
B3VDDUTMIPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDUTMI、最大定格: 5.5V) です。
B4PB10Digital_IO信号端子 PB10(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
B5PB18Digital_IO信号端子 PB18(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB18。対応バス/インターフェース: General。
B6PB24Digital_IO信号端子 PB24(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB24。対応バス/インターフェース: General。
B7NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST):Lowに引くことでコアと全ペリフェラルを初期化します。
B8TDO/TRACESWODigital_IO信号端子 TDO/TRACESWO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TDO/TRACESWO。対応バス/インターフェース: General。
B9TDIDigital_IO信号端子 TDI(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TDI。対応バス/インターフェース: General。
B10XOUT32Digital_IO信号端子 XOUT32(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: XOUT32。対応バス/インターフェース: RTC/CLK。
C1DFSDPDigital_IO信号端子 DFSDP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DFSDP。対応バス/インターフェース: General。
C2DHSDPDigital_IO信号端子 DHSDP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DHSDP。対応バス/インターフェース: General。
C3GNDPLLGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDPLL) です。
C4PB14Digital_IO信号端子 PB14(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
C5PB19Digital_IO信号端子 PB19(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB19。対応バス/インターフェース: General。
C6PB22Digital_IO信号端子 PB22(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB22。対応バス/インターフェース: General。
C7TMS/SWDIODigital_IO信号端子 TMS/SWDIO(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TMS/SWDIO。対応バス/インターフェース: SWD/JTAG。
C8NRSTBDigital_IO信号端子 NRSTB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: NRSTB。対応バス/インターフェース: General。
C9JTAGSELDigital_IO信号端子 JTAGSEL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: JTAGSEL。対応バス/インターフェース: SWD/JTAG。
C10VDDBUPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDBU、最大定格: 5.5V) です。
D1DFSDMDigital_IO信号端子 DFSDM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DFSDM。対応バス/インターフェース: General。
D2DHSDMDigital_IO信号端子 DHSDM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: DHSDM。対応バス/インターフェース: General。
D3VDDPLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDPLL、最大定格: 5.5V) です。
D4VDDCOREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。
D5PB20Digital_IO信号端子 PB20(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB20。対応バス/インターフェース: General。
D6ERASEDigital_IO信号端子 ERASE(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: ERASE。対応バス/インターフェース: General。
D7TSTDigital_IO信号端子 TST(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: TST。対応バス/インターフェース: General。
D8FWUPDigital_IO信号端子 FWUP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: FWUP。対応バス/インターフェース: General。
D9PA11/PGMD3Digital_IO信号端子 PA11/PGMD3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA11/PGMD3。対応バス/インターフェース: General。
D10PA12/PGMD4Digital_IO信号端子 PA12/PGMD4(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA12/PGMD4。対応バス/インターフェース: General。
E1PA29Digital_IO信号端子 PA29(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA29。対応バス/インターフェース: General。
E2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
E3PA28Digital_IO信号端子 PA28(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA28。対応バス/インターフェース: General。
E4PB9Digital_IO信号端子 PB9(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
E5GNDBUGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDBU) です。
E6VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
E7VDDCOREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。
E8PA10/PGMD2Digital_IO信号端子 PA10/PGMD2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA10/PGMD2。対応バス/インターフェース: General。
E9PA9/PGMD1Digital_IO信号端子 PA9/PGMD1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA9/PGMD1。対応バス/インターフェース: General。
E10PA8/PGMD0Digital_IO信号端子 PA8/PGMD0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA8/PGMD0。対応バス/インターフェース: General。
F1PB1Digital_IO信号端子 PB1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
F2PB12Digital_IO信号端子 PB12(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
F3VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
F4PA31Digital_IO信号端子 PA31(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA31。対応バス/インターフェース: General。
F5VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
F6GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
F7PB16Digital_IO信号端子 PB16(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB16。対応バス/インターフェース: General。
F8PA6/PGMM2Digital_IO信号端子 PA6/PGMM2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA6/PGMM2。対応バス/インターフェース: General。
F9VDDCOREPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 5.5V) です。
F10PA7/PGMM3Digital_IO信号端子 PA7/PGMM3(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PA7/PGMM3。対応バス/インターフェース: General。
G1PB11Digital_IO信号端子 PB11(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
G2PB2Digital_IO信号端子 PB2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
G3PB0Digital_IO信号端子 PB0(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
G4PB13Digital_IO信号端子 PB13(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PB13。対応バス/インターフェース: General。