ChipDocs.org
⌘K
2284 部品PDFアップロード
LAN8831T/Q2A (VQFN-64(8x8)) — Symbol, Footprint IPC-7351B & 3D STEP Model

LAN8831T/Q2A

MICROCHIPID: C5745141VQFN-64(8x8) · 65 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · LAN8831T/Q2A (VQFN-64(8x8))1VDDAH2VDDAH3TXRXP_A4TXRXM_A5VDDAL6VDDAL7TXRXP_B8TXRXM_B9TXRXP_C10TXRXM_C11VDDAL12VDDAL13TXRXP_D14TXRXM_D15VDDAH16IO1817IO818IO1919IO2020VDDIO21IO1022TXD023TXD124TXD225TXD326TXD427TXD528VDD29TXD630TXD731VDDIO32TX ER/GPIO7_33GTX_CLK/TXC65EP64ISET63VDDAL_PLL62XI61XO60LDO_O59TX_CLK58RESET_N57IO5756VDDIO55VDD54INT_N/GPIO553COL/GPIO952MDIO51MDC50CRS/GPIO849RX_CLK/RXC/M48RX_ER47VDDIO46RX_DV/RX_CTL45RXD0/MODE044RXD1/MODE143VDD42RXD2/MODE241RXD3/MODE340VSS539RXD4/RGMII_E38RXD5/PHYAD437RXD6/PHYAD336RXD735VDD34TX_EN/TX_CTLGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.848.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465E=8.00mm · Pitch e=0.40mmD=8.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3Dモデル
パッケージ外形: 8.00mm × 8.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (65/65)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDAHPower電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
2VDDAHPower電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
3TXRXP_AI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)
4TXRXM_AI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)
5VDDALPower電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)
6VDDALPower電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)
7TXRXP_BI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_B (General)
8TXRXM_BI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_B (General)
9TXRXP_CI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_C (General)
10TXRXM_CI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_C (General)
11VDDALPower電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)
12VDDALPower電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)
13TXRXP_DI/OマルチプレクスI/O・ペリフェラル端子 TXRXP_D (General)
14TXRXM_DI/OマルチプレクスI/O・ペリフェラル端子 TXRXM_D (General)
15VDDAHPower電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
16IO18I/OGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17IO8I/OGPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1
18IO19I/OGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19IO20I/OGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
21IO10I/OGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
23TXD1I/OマルチプレクスI/O・ペリフェラル端子 TXD1 (UART)
24TXD2I/OマルチプレクスI/O・ペリフェラル端子 TXD2 (UART)
25TXD3I/OマルチプレクスI/O・ペリフェラル端子 TXD3 (UART)
26TXD4I/OマルチプレクスI/O・ペリフェラル端子 TXD4 (UART)
27TXD5I/OマルチプレクスI/O・ペリフェラル端子 TXD5 (UART)
28VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
29TXD6I/OマルチプレクスI/O・ペリフェラル端子 TXD6 (UART)
30TXD7I/OマルチプレクスI/O・ペリフェラル端子 TXD7 (UART)
31VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
32TX ER/GPIO7_I/OマルチプレクスI/O・ペリフェラル端子 TX ER/GPIO7_ (General)
33GTX_CLK/TXCI/OマルチプレクスI/O・ペリフェラル端子 GTX_CLK/TXC (General)
34TX_EN/TX_CTLI/OマルチプレクスI/O・ペリフェラル端子 TX_EN/TX_CTL (General)
35VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
36RXD7I/OマルチプレクスI/O・ペリフェラル端子 RXD7 (UART)
37RXD6/PHYAD3I/OマルチプレクスI/O・ペリフェラル端子 RXD6/PHYAD3 (UART)
38RXD5/PHYAD4I/OマルチプレクスI/O・ペリフェラル端子 RXD5/PHYAD4 (UART)
39RXD4/RGMII_ENI/OマルチプレクスI/O・ペリフェラル端子 RXD4/RGMII_EN (UART)
40VSS5GNDグラウンド基準端子 (VSS5)
41RXD3/MODE3I/OマルチプレクスI/O・ペリフェラル端子 RXD3/MODE3 (UART)
42RXD2/MODE2I/OマルチプレクスI/O・ペリフェラル端子 RXD2/MODE2 (UART)
43VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
44RXD1/MODE1I/OマルチプレクスI/O・ペリフェラル端子 RXD1/MODE1 (UART)
45RXD0/MODE0I/OマルチプレクスI/O・ペリフェラル端子 RXD0/MODE0 (UART)
46RX_DV/RX_CTL/CLK125_ENI/OマルチプレクスI/O・ペリフェラル端子 RX_DV/RX_CTL/CLK125_EN (General)
47VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
48RX_ERI/OマルチプレクスI/O・ペリフェラル端子 RX_ER (General)
49RX_CLK/RXC/MODE4I/OマルチプレクスI/O・ペリフェラル端子 RX_CLK/RXC/MODE4 (General)
50CRS/GPIO8I/OマルチプレクスI/O・ペリフェラル端子 CRS/GPIO8 (General)
51MDCI/OマルチプレクスI/O・ペリフェラル端子 MDC (General)
52MDIOI/OマルチプレクスI/O・ペリフェラル端子 MDIO (General)
53COL/GPIO9I/OマルチプレクスI/O・ペリフェラル端子 COL/GPIO9 (General)
54INT_N/GPIO5I/OマルチプレクスI/O・ペリフェラル端子 INT_N/GPIO5 (General)
55VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
56VDDIOPower電源供給入力 (VDDIO — 3.3V / 5.0V Standard Logic)
57IO57I/OGeneral Purpose Digital I/O Pin IO57
58RESET_NIシステムイネーブル・ハードウェアリセット (RESET_N)
59TX_CLKI/OマルチプレクスI/O・ペリフェラル端子 TX_CLK (General)
60LDO_OI/OマルチプレクスI/O・ペリフェラル端子 LDO_O (General)
61XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
62XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
63VDDAL_PLLPower電源供給入力 (VDDAL_PLL — 3.3V / 5.0V Standard Logic)
64ISETI/OマルチプレクスI/O・ペリフェラル端子 ISET (General)
65EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 VDDAH
Power
電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDDAH) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: LAN8831T/Q2A (MICROCHIP · VQFN-64(8x8))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
LAN8831T/Q2A (VQFN-64(8x8)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
LAN8831T/Q2A (VQFN-64(8x8)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (65ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
LAN8831T/Q2A (VQFN-64(8x8)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
LAN8831T/Q2A (VQFN-64(8x8)) - 4. パッケージ外形寸法図 (D×E×A)
VQFN-64(8x8) · 8.00×8.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
LAN8831T/Q2A (VQFN-64(8x8)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (65 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
LAN8831T/Q2A (VQFN-64(8x8)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
LAN8831 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P7 · p07_fig01パッケージ完全一致
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 2-1: SYSTEM BLOCK DIAGRAM
FIGURE 2-1: SYSTEM BLOCK DIAGRAM
P1 · p01_fig01376×200px
LAN8831T/Q2A (VQFN-64(8x8)) — Gigabit Ethernet Transceiver with GMII/MII/
Gigabit Ethernet Transceiver with GMII/MII/
P8 · p08_fig011778×1942px
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 3-1: PIN ASSIGNMENTS (TOP VIEW)
FIGURE 3-1: PIN ASSIGNMENTS (TOP VIEW)
P8 · p08_fig01P8
LAN8831T/Q2A (VQFN-64(8x8)) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)
P25 · p25_fig011609×1016px
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 5-1: LAN8831 BLOCK DIAGRAM
FIGURE 5-1: LAN8831 BLOCK DIAGRAM
P91 · p91_fig011622×492px
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 6-3: RESET_N CONFIGURATION STRAP TIMING
FIGURE 6-3: RESET_N CONFIGURATION STRAP TIMING
P104 · p104_fig011740×831px
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 6-16: RESET CIRCUIT WITH MIC826 VOLTAGE SUPERVISOR
FIGURE 6-16: RESET CIRCUIT WITH MIC826 VOLTAGE SUPERVISOR
P104 · p104_fig02645×740px
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 6-17: REFERENCE CIRCUITS FOR LED STRAPPING PINS
FIGURE 6-17: REFERENCE CIRCUITS FOR LED STRAPPING PINS
P104 · p104_fig02P104
LAN8831T/Q2A (VQFN-64(8x8)) — Datasheet Page 104 (p104_fig02)
Datasheet Page 104 (p104_fig02)
P106 · p106_fig011360×1253px
LAN8831T/Q2A (VQFN-64(8x8)) — 7.0 PACKAGE OUTLINE
7.0 PACKAGE OUTLINE
P108 · p108_fig011057×1217px
LAN8831T/Q2A (VQFN-64(8x8)) — FIGURE 7-2: 64-LEAD VERY THIN PLASTIC QUAD FLAT, NO LEAD PACKAGE (Q2A) - 8X8X0.9 MM BODY [VQFN] WITH 6.5 MM EXPOSED PAD (DIMENSIONS)
FIGURE 7-2: 64-LEAD VERY THIN PLASTIC QUAD FLAT, NO LEAD PACKAGE (Q2A) - 8X8X0.9 MM BODY [VQFN] WITH 6.5 MM EXPOSED PAD (DIMENSIONS)
P108 · p108_fig01P108
LAN8831T/Q2A (VQFN-64(8x8)) — Datasheet Page 108 (p108_fig01)
Datasheet Page 108 (p108_fig01)
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (LAN8831T/Q2A)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:LAN8831T/Q2A (VQFN-64(8x8)) は 64 ピンの標準電子部品・コネクタで、パッケージ外形は 8.00 × 8.00 × 0.90 mm（ピンピッチ e = 0.40 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 0°C to +70°C、RTC/CLK, UART インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
0°C to +70°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
125 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
8.00 × 8.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (VQFN-64(8x8))
ピン数・リードピッチN / e
64 Pins | Pitch e = 0.40 mm (15.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
RTC/CLK, UART
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル65 ピン自動バス分類
OK
IPC-7351B フットプリント65 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 6.50×6.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (VQFN-64(8x8))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
8.00 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.20 × 0.80 mm
ピン数 / 総パッド数Topology
65P / 65Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
VQFN-64(8x8)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — LAN8831T/Q2A (VQFN-64(8x8))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

LAN8831T/Q2A (VQFN-64(8x8)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 LAN8831T/Q2A (VQFN-64(8x8) パッケージ) は全 65 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (VDDAH: 電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)), 2 (VDDAH: 電源供給入力 (VDDAH — 3.3V / 5.0V Standard Logic)), 3 (TXRXP_A: マルチプレクスI/O・ペリフェラル端子 TXRXP_A (General)), 4 (TXRXM_A: マルチプレクスI/O・ペリフェラル端子 TXRXM_A (General)), 5 (VDDAL: 電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic)), 6 (VDDAL: 電源供給入力 (VDDAL — 3.3V / 5.0V Standard Logic))。

LAN8831T/Q2A の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、LAN8831T/Q2A (VQFN-64(8x8)) の本体外形は 8.00 × 8.00 mm、ピッチ e = 0.40 mm、合計 65 パッドで構成されています（中央放熱パッド EPAD 6.50 × 6.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

LAN8831T/Q2A の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの LAN8831T/Q2A (MICROCHIP, VQFN-64(8x8)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (65 ピン) & LAN8831 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDAHPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAH、最大定格: 5.5V) です。
2VDDAHPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAH、最大定格: 5.5V) です。
3TXRXP_ADigital_IO信号端子 TXRXP_A（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_A。対応バス/インターフェース: General。
4TXRXM_ADigital_IO信号端子 TXRXM_A（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_A。対応バス/インターフェース: General。
5VDDALPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL、最大定格: 5.5V) です。
6VDDALPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL、最大定格: 5.5V) です。
7TXRXP_BDigital_IO信号端子 TXRXP_B（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_B。対応バス/インターフェース: General。
8TXRXM_BDigital_IO信号端子 TXRXM_B（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_B。対応バス/インターフェース: General。
9TXRXP_CDigital_IO信号端子 TXRXP_C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_C。対応バス/インターフェース: General。
10TXRXM_CDigital_IO信号端子 TXRXM_C（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_C。対応バス/インターフェース: General。
11VDDALPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL、最大定格: 5.5V) です。
12VDDALPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL、最大定格: 5.5V) です。
13TXRXP_DDigital_IO信号端子 TXRXP_D（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXP_D。対応バス/インターフェース: General。
14TXRXM_DDigital_IO信号端子 TXRXM_D（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXRXM_D。対応バス/インターフェース: General。
15VDDAHPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAH、最大定格: 5.5V) です。
16IO18Digital_IOGPIO18 / RTC_GPIO18 / U1RXD / ADC2_CH7 / CLK_OUT3
17IO8Digital_IOGPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1
18IO19Digital_IOGPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19IO20Digital_IOGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
21IO10Digital_IOGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
23TXD1Digital_IO信号端子 TXD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD1。対応バス/インターフェース: UART。
24TXD2Digital_IO信号端子 TXD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD2。対応バス/インターフェース: UART。
25TXD3Digital_IO信号端子 TXD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD3。対応バス/インターフェース: UART。
26TXD4Digital_IO信号端子 TXD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD4。対応バス/インターフェース: UART。
27TXD5Digital_IO信号端子 TXD5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD5。対応バス/インターフェース: UART。
28VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
29TXD6Digital_IO信号端子 TXD6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD6。対応バス/インターフェース: UART。
30TXD7Digital_IO信号端子 TXD7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TXD7。対応バス/インターフェース: UART。
31VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
32TX ER/GPIO7_Digital_IO信号端子 TX ER/GPIO7_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX ER/GPIO7_。対応バス/インターフェース: General。
33GTX_CLK/TXCDigital_IO信号端子 GTX_CLK/TXC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GTX_CLK/TXC。対応バス/インターフェース: General。
34TX_EN/TX_CTLDigital_IO信号端子 TX_EN/TX_CTL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX_EN/TX_CTL。対応バス/インターフェース: General。
35VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
36RXD7Digital_IO信号端子 RXD7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD7。対応バス/インターフェース: UART。
37RXD6/PHYAD3Digital_IO信号端子 RXD6/PHYAD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD6/PHYAD3。対応バス/インターフェース: UART。
38RXD5/PHYAD4Digital_IO信号端子 RXD5/PHYAD4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD5/PHYAD4。対応バス/インターフェース: UART。
39RXD4/RGMII_ENDigital_IO信号端子 RXD4/RGMII_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD4/RGMII_EN。対応バス/インターフェース: UART。
40VSS5GND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS5) です。
41RXD3/MODE3Digital_IO信号端子 RXD3/MODE3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD3/MODE3。対応バス/インターフェース: UART。
42RXD2/MODE2Digital_IO信号端子 RXD2/MODE2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD2/MODE2。対応バス/インターフェース: UART。
43VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
44RXD1/MODE1Digital_IO信号端子 RXD1/MODE1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD1/MODE1。対応バス/インターフェース: UART。
45RXD0/MODE0Digital_IO信号端子 RXD0/MODE0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RXD0/MODE0。対応バス/インターフェース: UART。
46RX_DV/RX_CTL/CLK125_ENDigital_IO信号端子 RX_DV/RX_CTL/CLK125_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RX_DV/RX_CTL/CLK125_EN。対応バス/インターフェース: General。
47VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
48RX_ERDigital_IO信号端子 RX_ER（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RX_ER。対応バス/インターフェース: General。
49RX_CLK/RXC/MODE4Digital_IO信号端子 RX_CLK/RXC/MODE4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RX_CLK/RXC/MODE4。対応バス/インターフェース: General。
50CRS/GPIO8Digital_IO信号端子 CRS/GPIO8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CRS/GPIO8。対応バス/インターフェース: General。
51MDCDigital_IO信号端子 MDC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDC。対応バス/インターフェース: General。
52MDIODigital_IO信号端子 MDIO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MDIO。対応バス/インターフェース: General。
53COL/GPIO9Digital_IO信号端子 COL/GPIO9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: COL/GPIO9。対応バス/インターフェース: General。
54INT_N/GPIO5Digital_IO信号端子 INT_N/GPIO5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: INT_N/GPIO5。対応バス/インターフェース: General。
55VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
56VDDIOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 5.5V) です。
57IO57Digital_IOGeneral Purpose Digital I/O Pin IO57
58RESET_NDigital_IOローアクティブ・ハードウェアリセット端子 (RESET_N)：Lowに引くことでコアと全ペリフェラルを初期化します。
59TX_CLKDigital_IO信号端子 TX_CLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: TX_CLK。対応バス/インターフェース: General。
60LDO_ODigital_IO信号端子 LDO_O（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: LDO_O。対応バス/インターフェース: General。
61XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
62XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
63VDDAL_PLLPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDAL_PLL、最大定格: 5.5V) です。
64ISETDigital_IO信号端子 ISET（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ISET。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード