ChipDocs.org
⌘K
2284 部品PDFアップロード
PIC18LF4620-I/P (PDIP-40) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18LF4620-I/P

MICROCHIPID: C556918PDIP-40 · 40 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC18LF4620-I/P (PDIP-40)1MCLR#/VPP/RE2RA0/AN03RA1/AN14RA2/AN2/VREF5RA3/AN3/VREF6RA4/T0CKI/C17NC8RE0/RD#/AN59RE1/WR#/AN610RE2/CS#/AN711VDD12VSS13OSC1/CLKI/RA14OSC2/CLKO/RA15RC0/T1OSO/T116RC1/T1OSI/CC17RC2/CCP1/P1A18RC3/SCK/SCL19RD0/PSP020RD1/PSP140RB7/KBI3/PGD39RB6/KBI2/PGC38RB5/KBI1/PGM37RB4/KBI0/AN136RB3/AN9/CCP235RB2/INT2/AN834RB1/INT1/AN133RB0/INT0/FLT32VDD31VSS30RD7/PSP7/P1D29RD6/PSP6/P1C28RD5/PSP5/P1B27RD4/PSP426RC7/RX/DT25RC6/TX/CK24RC5/SDO23RC4/SDI/SDA22RD3/PSP321RD2/PSP2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.830.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5mm
2. 2Dフットプリント
12345678910111213141516171819202122232425262728293031323334353637383940E=13.74mm · Pitch e=2.54mmD=50.26mm-22-20-18-16-14-12-10-8-6-4-2024681012141618202239373533312927252321191715131197531-1-3-5-7-9-11-13-15-17-19-21-23-25-27-29-31-33-35-37-39mm
3. 3Dモデル
パッケージ外形: 13.74mm × 50.26mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (40/40)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1MCLR#/VPP/RE3I/OマルチプレクスI/O・ペリフェラル端子 MCLR#/VPP/RE3 (General)
2RA0/AN0I/OマルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
3RA1/AN1I/OマルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)
4RA2/AN2/VREF-/CVREFAnalogマルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF-/CVREF (General)
5RA3/AN3/VREF+AnalogマルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)
6RA4/T0CKI/C1OUTI/OマルチプレクスI/O・ペリフェラル端子 RA4/T0CKI/C1OUT (General)
7NCNCNo Connect (Leave Floating)
8RE0/RD#/AN5I/OマルチプレクスI/O・ペリフェラル端子 RE0/RD#/AN5 (General)
9RE1/WR#/AN6I/OマルチプレクスI/O・ペリフェラル端子 RE1/WR#/AN6 (General)
10RE2/CS#/AN7I/OマルチプレクスI/O・ペリフェラル端子 RE2/CS#/AN7 (General)
11VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
12VSSGNDグラウンド基準端子 (VSS)
13OSC1/CLKI/RA7I/OマルチプレクスI/O・ペリフェラル端子 OSC1/CLKI/RA7 (RTC/CLK)
14OSC2/CLKO/RA6I/OマルチプレクスI/O・ペリフェラル端子 OSC2/CLKO/RA6 (RTC/CLK)
15RC0/T1OSO/T13CKII/OマルチプレクスI/O・ペリフェラル端子 RC0/T1OSO/T13CKI (General)
16RC1/T1OSI/CCP2I/OマルチプレクスI/O・ペリフェラル端子 RC1/T1OSI/CCP2 (General)
17RC2/CCP1/P1AI/OマルチプレクスI/O・ペリフェラル端子 RC2/CCP1/P1A (General)
18RC3/SCK/SCLI/OマルチプレクスI/O・ペリフェラル端子 RC3/SCK/SCL (SPI, I2C)
19RD0/PSP0I/OマルチプレクスI/O・ペリフェラル端子 RD0/PSP0 (General)
20RD1/PSP1I/OマルチプレクスI/O・ペリフェラル端子 RD1/PSP1 (General)
21RD2/PSP2I/OマルチプレクスI/O・ペリフェラル端子 RD2/PSP2 (General)
22RD3/PSP3I/OマルチプレクスI/O・ペリフェラル端子 RD3/PSP3 (General)
23RC4/SDI/SDAI/OマルチプレクスI/O・ペリフェラル端子 RC4/SDI/SDA (I2C)
24RC5/SDOI/OマルチプレクスI/O・ペリフェラル端子 RC5/SDO (General)
25RC6/TX/CKI/OマルチプレクスI/O・ペリフェラル端子 RC6/TX/CK (General)
26RC7/RX/DTI/OマルチプレクスI/O・ペリフェラル端子 RC7/RX/DT (General)
27RD4/PSP4I/OマルチプレクスI/O・ペリフェラル端子 RD4/PSP4 (General)
28RD5/PSP5/P1BI/OマルチプレクスI/O・ペリフェラル端子 RD5/PSP5/P1B (General)
29RD6/PSP6/P1CI/OマルチプレクスI/O・ペリフェラル端子 RD6/PSP6/P1C (General)
30RD7/PSP7/P1DI/OマルチプレクスI/O・ペリフェラル端子 RD7/PSP7/P1D (General)
31VSSGNDグラウンド基準端子 (VSS)
32VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
33RB0/INT0/FLT0/AN12I/OマルチプレクスI/O・ペリフェラル端子 RB0/INT0/FLT0/AN12 (General)
34RB1/INT1/AN10I/OマルチプレクスI/O・ペリフェラル端子 RB1/INT1/AN10 (General)
35RB2/INT2/AN8I/OマルチプレクスI/O・ペリフェラル端子 RB2/INT2/AN8 (General)
36RB3/AN9/CCP2I/OマルチプレクスI/O・ペリフェラル端子 RB3/AN9/CCP2 (General)
37RB4/KBI0/AN11I/OマルチプレクスI/O・ペリフェラル端子 RB4/KBI0/AN11 (General)
38RB5/KBI1/PGMI/OマルチプレクスI/O・ペリフェラル端子 RB5/KBI1/PGM (General)
39RB6/KBI2/PGCI/OマルチプレクスI/O・ペリフェラル端子 RB6/KBI2/PGC (General)
40RB7/KBI3/PGDI/OマルチプレクスI/O・ペリフェラル端子 RB7/KBI3/PGD (General)
PIN 1 MCLR#/VPP/RE3
I/O
マルチプレクスI/O・ペリフェラル端子 MCLR#/VPP/RE3 (General)
設計上の注意点: Signal terminal MCLR#/VPP/RE3 (I/O, 2.0V to 5.5V domain). Multiplexed alternate functions: MCLR#/VPP/RE3. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: PIC18LF4620-I/P (MICROCHIP · PDIP-40)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
PIC18LF4620-I/P (PDIP-40) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC18LF4620-I/P (PDIP-40) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (40ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC18LF4620-I/P (PDIP-40) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC18LF4620-I/P (PDIP-40) - 4. パッケージ外形寸法図 (D×E×A)
PDIP-40 · 13.74×50.26mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC18LF4620-I/P (PDIP-40) - 5. 推奨PCBフットプリント
IPC-7351B パッド (40 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC18LF4620-I/P (PDIP-40) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
PIC18LF4620 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P2 · p02_fig011777×1640px
PIC18LF4620-I/P (PDIP-40) — DS39626E-page ii © 2008 Microchip Technology Inc. | Trademarks | FilterLab, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporate
DS39626E-page ii © 2008 Microchip Technology Inc. | Trademarks | FilterLab, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL, SmartSensor and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporate
P2 · p02_fig02788×285px
PIC18LF4620-I/P (PDIP-40) — DS39626E-page ii © 2008 Microchip Technology Inc.
DS39626E-page ii © 2008 Microchip Technology Inc.
P143 · p143_fig011777×345px
PIC18LF4620-I/P (PDIP-40) — FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P143 · p143_fig021777×1051px
PIC18LF4620-I/P (PDIP-40) — FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P144 · p144_fig011537×941px
PIC18LF4620-I/P (PDIP-40) — FIGURE 15-2: COMPARE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-2: COMPARE MODE OPERATION BLOCK DIAGRAM
P167 · p167_fig011777×937px
PIC18LF4620-I/P (PDIP-40) — FIGURE 17-2: SPI MASTER/SLAVE CONNECTION
FIGURE 17-2: SPI MASTER/SLAVE CONNECTION
P168 · p168_fig011777×1598px
PIC18LF4620-I/P (PDIP-40) — FIGURE 17-3: SPI MODE WAVEFORM (MASTER MODE) Write to SSPBUF SCK (CKP = 0 CKE = 0) SCK (CKP = 1 SCK (CKP = 0
FIGURE 17-3: SPI MODE WAVEFORM (MASTER MODE) Write to SSPBUF SCK (CKP = 0 CKE = 0) SCK (CKP = 1 SCK (CKP = 0
P170 · p170_fig011756×1059px
PIC18LF4620-I/P (PDIP-40) — FIGURE 17-5: SPI MODE WAVEFORM (SLAVE MODE WITH CKE = 0) SS SCK (CKP = 0 SCK (CKP = 1 CKE = 0) Write to SSPBUF
FIGURE 17-5: SPI MODE WAVEFORM (SLAVE MODE WITH CKE = 0) SS SCK (CKP = 0 SCK (CKP = 1 CKE = 0) Write to SSPBUF
P170 · p170_fig021777×1097px
PIC18LF4620-I/P (PDIP-40) — FIGURE 17-6: SPI MODE WAVEFORM (SLAVE MODE WITH CKE = 1) SS SCK (CKP = 0 SCK (CKP = 1 CKE = 1) Write to SSPBUF
FIGURE 17-6: SPI MODE WAVEFORM (SLAVE MODE WITH CKE = 1) SS SCK (CKP = 0 SCK (CKP = 1 CKE = 1) Write to SSPBUF
P170 · p170_fig01P170
PIC18LF4620-I/P (PDIP-40) — Datasheet Page 170 (p170_fig01)
Datasheet Page 170 (p170_fig01)
P385 · p385_fig021371×652px
PIC18LF4620-I/P (PDIP-40) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
P385 · p385_fig02P385
PIC18LF4620-I/P (PDIP-40) — Datasheet Page 385 (p385_fig02)
Datasheet Page 385 (p385_fig02)
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC18LF4620-I/P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC18LF4620-I/P (PDIP-40) は 40 ピンの標準電子部品・コネクタで、パッケージ外形は 50.26 × 13.74 × 4.20 mm（ピンピッチ e = 2.54 mm）です。動作電源電圧 2.0V to 5.5V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, I2C, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.0V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
50.26 × 13.74 × 4.20 mm (A1=0.51 mm)
パッケージ系列: DIP (PDIP-40)
ピン数・リードピッチN / e
40 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル40 ピン自動バス分類
OK
IPC-7351B フットプリント40 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-40)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
50.26 × 13.74 mm
全高 (A) & ピッチ (e)IPC-7351B
A=4.20mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
40P / 40Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
PDIP-40
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC18LF4620-I/P (PDIP-40)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC18LF4620-I/P (PDIP-40) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC18LF4620-I/P (PDIP-40 パッケージ) は全 40 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 2.0V to 5.5V です。主なピン：1 (MCLR#/VPP/RE3: マルチプレクスI/O・ペリフェラル端子 MCLR#/VPP/RE3 (General)), 2 (RA0/AN0: マルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)), 3 (RA1/AN1: マルチプレクスI/O・ペリフェラル端子 RA1/AN1 (General)), 4 (RA2/AN2/VREF-/CVREF: マルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF-/CVREF (General)), 5 (RA3/AN3/VREF+: マルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)), 6 (RA4/T0CKI/C1OUT: マルチプレクスI/O・ペリフェラル端子 RA4/T0CKI/C1OUT (General))。

PIC18LF4620-I/P の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18LF4620-I/P (PDIP-40) の本体外形は 13.74 × 50.26 mm、ピッチ e = 2.54 mm、合計 40 パッドで構成されています。

PIC18LF4620-I/P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18LF4620-I/P (MICROCHIP, PDIP-40) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (40 ピン) & PIC18LF4620 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1MCLR#/VPP/RE3Digital_IO信号端子 MCLR#/VPP/RE3（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: MCLR#/VPP/RE3。対応バス/インターフェース: General。
2RA0/AN0Digital_IO信号端子 RA0/AN0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA0/AN0。対応バス/インターフェース: General。
3RA1/AN1Digital_IO信号端子 RA1/AN1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA1/AN1。対応バス/インターフェース: General。
4RA2/AN2/VREF-/CVREFAnalog信号端子 RA2/AN2/VREF-/CVREF（方向: Analog、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA2/AN2/VREF-/CVREF。対応バス/インターフェース: General。
5RA3/AN3/VREF+Analog信号端子 RA3/AN3/VREF+（方向: Analog、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA3/AN3/VREF+。対応バス/インターフェース: General。
6RA4/T0CKI/C1OUTDigital_IO信号端子 RA4/T0CKI/C1OUT（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RA4/T0CKI/C1OUT。対応バス/インターフェース: General。
7NCNo_ConnectNo Connect (Leave Floating)
8RE0/RD#/AN5Digital_IO信号端子 RE0/RD#/AN5（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE0/RD#/AN5。対応バス/インターフェース: General。
9RE1/WR#/AN6Digital_IO信号端子 RE1/WR#/AN6（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE1/WR#/AN6。対応バス/インターフェース: General。
10RE2/CS#/AN7Digital_IO信号端子 RE2/CS#/AN7（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RE2/CS#/AN7。対応バス/インターフェース: General。
11VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
12VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
13OSC1/CLKI/RA7Digital_IO信号端子 OSC1/CLKI/RA7（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: OSC1/CLKI/RA7。対応バス/インターフェース: RTC/CLK。
14OSC2/CLKO/RA6Digital_IO信号端子 OSC2/CLKO/RA6（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: OSC2/CLKO/RA6。対応バス/インターフェース: RTC/CLK。
15RC0/T1OSO/T13CKIDigital_IO信号端子 RC0/T1OSO/T13CKI（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC0/T1OSO/T13CKI。対応バス/インターフェース: General。
16RC1/T1OSI/CCP2Digital_IO信号端子 RC1/T1OSI/CCP2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC1/T1OSI/CCP2。対応バス/インターフェース: General。
17RC2/CCP1/P1ADigital_IO信号端子 RC2/CCP1/P1A（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC2/CCP1/P1A。対応バス/インターフェース: General。
18RC3/SCK/SCLDigital_IO信号端子 RC3/SCK/SCL（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC3/SCK/SCL。対応バス/インターフェース: SPI, I2C。
19RD0/PSP0Digital_IO信号端子 RD0/PSP0（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD0/PSP0。対応バス/インターフェース: General。
20RD1/PSP1Digital_IO信号端子 RD1/PSP1（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD1/PSP1。対応バス/インターフェース: General。
21RD2/PSP2Digital_IO信号端子 RD2/PSP2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD2/PSP2。対応バス/インターフェース: General。
22RD3/PSP3Digital_IO信号端子 RD3/PSP3（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD3/PSP3。対応バス/インターフェース: General。
23RC4/SDI/SDADigital_IO信号端子 RC4/SDI/SDA（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC4/SDI/SDA。対応バス/インターフェース: I2C。
24RC5/SDODigital_IO信号端子 RC5/SDO（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC5/SDO。対応バス/インターフェース: General。
25RC6/TX/CKDigital_IO信号端子 RC6/TX/CK（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC6/TX/CK。対応バス/インターフェース: General。
26RC7/RX/DTDigital_IO信号端子 RC7/RX/DT（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RC7/RX/DT。対応バス/インターフェース: General。
27RD4/PSP4Digital_IO信号端子 RD4/PSP4（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD4/PSP4。対応バス/インターフェース: General。
28RD5/PSP5/P1BDigital_IO信号端子 RD5/PSP5/P1B（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD5/PSP5/P1B。対応バス/インターフェース: General。
29RD6/PSP6/P1CDigital_IO信号端子 RD6/PSP6/P1C（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD6/PSP6/P1C。対応バス/インターフェース: General。
30RD7/PSP7/P1DDigital_IO信号端子 RD7/PSP7/P1D（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RD7/PSP7/P1D。対応バス/インターフェース: General。
31VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
32VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
33RB0/INT0/FLT0/AN12Digital_IO信号端子 RB0/INT0/FLT0/AN12（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB0/INT0/FLT0/AN12。対応バス/インターフェース: General。
34RB1/INT1/AN10Digital_IO信号端子 RB1/INT1/AN10（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB1/INT1/AN10。対応バス/インターフェース: General。
35RB2/INT2/AN8Digital_IO信号端子 RB2/INT2/AN8（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB2/INT2/AN8。対応バス/インターフェース: General。
36RB3/AN9/CCP2Digital_IO信号端子 RB3/AN9/CCP2（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB3/AN9/CCP2。対応バス/インターフェース: General。
37RB4/KBI0/AN11Digital_IO信号端子 RB4/KBI0/AN11（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB4/KBI0/AN11。対応バス/インターフェース: General。
38RB5/KBI1/PGMDigital_IO信号端子 RB5/KBI1/PGM（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB5/KBI1/PGM。対応バス/インターフェース: General。
39RB6/KBI2/PGCDigital_IO信号端子 RB6/KBI2/PGC（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB6/KBI2/PGC。対応バス/インターフェース: General。
40RB7/KBI3/PGDDigital_IO信号端子 RB7/KBI3/PGD（方向: I/O、電圧域: 2.0V to 5.5V）。多重化オルタネート機能: RB7/KBI3/PGD。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード