CH637X (QFN-88(10x10)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH637X

WCHID: C55509536QFN-88(10x10) · 89 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH637X (QFN-88(10x10))1PWR_CC22PWR_CC13SMBCLK/SCL4SMBDAT/SDA5SUSP/SDA2/EX6P7_HS_DP7P7_HS_DM8VBUS_DET9VIO3310PWREN1#11OVCUR1#12PWREN2#13OVCUR2#14VIO3315LED_A1/BC_EN16LED_A2/GANG_17LED_A3/HPD_E18LED_A4/EXCH_19LED_A5/SDA3/20LED_A6/2UP_E21LED_A7/HPD22VDD1223P5_HS_DP24P5_HS_DM25P5_SS_TXB26P5_SS_TXA27P5_VDD1228P5_SS_RXB29P5_SS_RXA30P4_HS_DP31P4_HS_DM32P4_SS_TXB33P4_SS_TXA34P4_VDD1235P4_SS_RXB36P4_SS_RXA37P3_HS_DP38P3_HS_DM39P3_SS_TXB40P3_SS_TXA41P3_SS_RXB42P3_SS_RXA43P3C_SS_RXA44P3C_SS_RXB45P3_VDD1289GND88VDD3387RESET#86P3_CC185P3_CC284HUB_CC183HUB_CC282P6_HS_DM81P6_HS_DP80P6_SS_RXA79P6_SS_RXB78P6_VDD1277P6_SS_TXA76P6_SS_TXB75UP_HS_DM74UP_HS_DP73XO72XI71VDD1270UPC_SS_TXB69UPC_SS_TXA68UPC_SS_RXB67UPC_SS_RXA66UP_SS_RXA65UP_SS_RXB64UP_VDD1263UP_SS_TXA62UP_SS_TXB61P1_SS_RXA60P1_SS_RXB59P1_VDD1258P1_SS_TXA57P1_SS_TXB56P1_HS_DM55P1_HS_DP54P2_SS_RXA53P2_SS_RXB52P2_VDD1251P2_SS_TXA50P2_SS_TXB49P2_HS_DM48P2_HS_DP47P3C_SS_TXB46P3C_SS_TXAGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.263.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768697071727374757677787980818283848586878889E=10.00mm · Pitch e=0.40mmD=10.00mm-8-6-4-20246886420-2-4-6-8mm
3. 3Dモデル
パッケージ外形: 10.00mm × 10.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (89/89)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1PWR_CC2I/OマルチプレクスI/O・ペリフェラル端子 PWR_CC2 (General)
2PWR_CC1I/OマルチプレクスI/O・ペリフェラル端子 PWR_CC1 (General)
3SMBCLK/SCLI/OマルチプレクスI/O・ペリフェラル端子 SMBCLK/SCL (I2C)
4SMBDAT/SDAI/OマルチプレクスI/O・ペリフェラル端子 SMBDAT/SDA (I2C)
5SUSP/SDA2/EXCH#I/OマルチプレクスI/O・ペリフェラル端子 SUSP/SDA2/EXCH# (I2C)
6P7_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P7_HS_DP (General)
7P7_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P7_HS_DM (General)
8VBUS_DETPower電源供給入力 (VBUS_DET — 3.3V / 5.0V Standard Logic)
9VIO33I/OマルチプレクスI/O・ペリフェラル端子 VIO33 (General)
10PWREN1#I/OマルチプレクスI/O・ペリフェラル端子 PWREN1# (General)
11OVCUR1#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR1# (General)
12PWREN2#I/OマルチプレクスI/O・ペリフェラル端子 PWREN2# (General)
13OVCUR2#I/OマルチプレクスI/O・ペリフェラル端子 OVCUR2# (General)
14VIO33I/OマルチプレクスI/O・ペリフェラル端子 VIO33 (General)
15LED_A1/BC_EN#I/OマルチプレクスI/O・ペリフェラル端子 LED_A1/BC_EN# (General)
16LED_A2/GANG_EN#I/OマルチプレクスI/O・ペリフェラル端子 LED_A2/GANG_EN# (General)
17LED_A3/HPD_EN#/2UP_SW#I/OマルチプレクスI/O・ペリフェラル端子 LED_A3/HPD_EN#/2UP_SW# (General)
18LED_A4/EXCH_EN#I/OマルチプレクスI/O・ペリフェラル端子 LED_A4/EXCH_EN# (General)
19LED_A5/SDA3/P45C_EN#I/OマルチプレクスI/O・ペリフェラル端子 LED_A5/SDA3/P45C_EN# (I2C)
20LED_A6/2UP_EN#I/OマルチプレクスI/O・ペリフェラル端子 LED_A6/2UP_EN# (General)
21LED_A7/HPDI/OマルチプレクスI/O・ペリフェラル端子 LED_A7/HPD (General)
22VDD12Power電源供給入力 (VDD12 — 3.3V / 5.0V Standard Logic)
23P5_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P5_HS_DP (General)
24P5_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P5_HS_DM (General)
25P5_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P5_SS_TXB (General)
26P5_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P5_SS_TXA (General)
27P5_VDD12Power電源供給入力 (P5_VDD12 — 3.3V / 5.0V Standard Logic)
28P5_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P5_SS_RXB (General)
29P5_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P5_SS_RXA (General)
30P4_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DP (General)
31P4_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P4_HS_DM (General)
32P4_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXB (General)
33P4_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_TXA (General)
34P4_VDD12Power電源供給入力 (P4_VDD12 — 3.3V / 5.0V Standard Logic)
35P4_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXB (General)
36P4_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P4_SS_RXA (General)
37P3_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DP (General)
38P3_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P3_HS_DM (General)
39P3_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXB (General)
40P3_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_TXA (General)
41P3_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXB (General)
42P3_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P3_SS_RXA (General)
43P3C_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P3C_SS_RXA (General)
44P3C_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P3C_SS_RXB (General)
45P3_VDD12Power電源供給入力 (P3_VDD12 — 3.3V / 5.0V Standard Logic)
46P3C_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P3C_SS_TXA (General)
47P3C_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P3C_SS_TXB (General)
48P2_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DP (General)
49P2_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P2_HS_DM (General)
50P2_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXB (General)
51P2_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_TXA (General)
52P2_VDD12Power電源供給入力 (P2_VDD12 — 3.3V / 5.0V Standard Logic)
53P2_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXB (General)
54P2_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P2_SS_RXA (General)
55P1_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DP (General)
56P1_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P1_HS_DM (General)
57P1_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXB (General)
58P1_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_TXA (General)
59P1_VDD12Power電源供給入力 (P1_VDD12 — 3.3V / 5.0V Standard Logic)
60P1_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXB (General)
61P1_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P1_SS_RXA (General)
62UP_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXB (General)
63UP_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_TXA (General)
64UP_VDD12Power電源供給入力 (UP_VDD12 — 3.3V / 5.0V Standard Logic)
65UP_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_RXB (General)
66UP_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 UP_SS_RXA (General)
67UPC_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 UPC_SS_RXA (General)
68UPC_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 UPC_SS_RXB (General)
69UPC_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 UPC_SS_TXA (General)
70UPC_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 UPC_SS_TXB (General)
71VDD12Power電源供給入力 (VDD12 — 3.3V / 5.0V Standard Logic)
72XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
73XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
74UP_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DP (General)
75UP_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 UP_HS_DM (General)
76P6_SS_TXBI/OマルチプレクスI/O・ペリフェラル端子 P6_SS_TXB (General)
77P6_SS_TXAI/OマルチプレクスI/O・ペリフェラル端子 P6_SS_TXA (General)
78P6_VDD12Power電源供給入力 (P6_VDD12 — 3.3V / 5.0V Standard Logic)
79P6_SS_RXBI/OマルチプレクスI/O・ペリフェラル端子 P6_SS_RXB (General)
80P6_SS_RXAI/OマルチプレクスI/O・ペリフェラル端子 P6_SS_RXA (General)
81P6_HS_DPI/OマルチプレクスI/O・ペリフェラル端子 P6_HS_DP (General)
82P6_HS_DMI/OマルチプレクスI/O・ペリフェラル端子 P6_HS_DM (General)
83HUB_CC2I/OマルチプレクスI/O・ペリフェラル端子 HUB_CC2 (General)
84HUB_CC1I/OマルチプレクスI/O・ペリフェラル端子 HUB_CC1 (General)
85P3_CC2I/OマルチプレクスI/O・ペリフェラル端子 P3_CC2 (General)
86P3_CC1I/OマルチプレクスI/O・ペリフェラル端子 P3_CC1 (General)
87RESET#Iシステムイネーブル・ハードウェアリセット (RESET#)
88VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
89GNDGNDグラウンド基準端子 (GND)
PIN 1 PWR_CC2
I/O
マルチプレクスI/O・ペリフェラル端子 PWR_CC2 (General)
設計上の注意点: Signal terminal PWR_CC2 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PWR_CC2. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH637X (WCH · QFN-88(10x10))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH637X (QFN-88(10x10)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH637X (QFN-88(10x10)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (89ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH637X (QFN-88(10x10)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH637X (QFN-88(10x10)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-88(10x10) · 10.00×10.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH637X (QFN-88(10x10)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (89 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH637X (QFN-88(10x10)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
CH637 シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P5 · p05_fig01パッケージ完全一致
CH637X (QFN-88(10x10)) — V1.1 5
V1.1 5
P1 · p01_fig011743×1191px
CH637X (QFN-88(10x10)) — 图1-1 系统框图
图1-1 系统框图
P4 · p04_fig011545×2644px
CH637X (QFN-88(10x10)) — V1.1 4
V1.1 4
P4 · p04_fig01P4
CH637X (QFN-88(10x10)) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)
P26 · p26_fig011724×2276px
CH637X (QFN-88(10x10)) — 图8-1 CH637X 芯片7 口HUB 参考电路图 VDD12 UP_SS_TXA P1_HS_DM 56
图8-1 CH637X 芯片7 口HUB 参考电路图 VDD12 UP_SS_TXA P1_HS_DM 56
P26 · p26_fig01P26
CH637X (QFN-88(10x10)) — Datasheet Page 26 (p26_fig01)
Datasheet Page 26 (p26_fig01)
P28 · p28_fig011689×2452px
CH637X (QFN-88(10x10)) — 图8-2 CH637X 芯片多Type-C 接口参考电路图 VDD12 UP_SS_RXA UP_SS_RXA 66
图8-2 CH637X 芯片多Type-C 接口参考电路图 VDD12 UP_SS_RXA UP_SS_RXA 66

電気仕様 & 部品詳細スペック (CH637X)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH637X (QFN-88(10x10)) は 88 ピンの標準電子部品・コネクタで、パッケージ外形は 10.00 × 10.00 × 0.90 mm(ピンピッチ e = 0.50 mm)です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
10.00 × 10.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-88(10x10))
ピン数・リードピッチN / e
88 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル89 ピン自動バス分類
OK
IPC-7351B フットプリント89 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 5.70×5.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-88(10x10))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
10.00 × 10.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
89P / 89Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-88(10x10)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH637X (QFN-88(10x10))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH637X (QFN-88(10x10)) のピン配置 (Pinout) および電源電圧仕様は?

WCH 製 CH637X (QFN-88(10x10) パッケージ) は全 89 ピン構成で、ピンピッチは 0.40 mm です。主なピン:1 (PWR_CC2: マルチプレクスI/O・ペリフェラル端子 PWR_CC2 (General)), 2 (PWR_CC1: マルチプレクスI/O・ペリフェラル端子 PWR_CC1 (General)), 3 (SMBCLK/SCL: マルチプレクスI/O・ペリフェラル端子 SMBCLK/SCL (I2C)), 4 (SMBDAT/SDA: マルチプレクスI/O・ペリフェラル端子 SMBDAT/SDA (I2C)), 5 (SUSP/SDA2/EXCH#: マルチプレクスI/O・ペリフェラル端子 SUSP/SDA2/EXCH# (I2C)), 6 (P7_HS_DP: マルチプレクスI/O・ペリフェラル端子 P7_HS_DP (General))。

CH637X の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH637X (QFN-88(10x10)) の本体外形は 10.00 × 10.00 mm、ピッチ e = 0.40 mm、合計 89 パッドで構成されています(中央放熱パッド EPAD 5.70 × 5.70 mm、IPC-7525 60% 開口ペーストマスク付き)。

CH637X の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH637X (WCH, QFN-88(10x10)) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (89 ピン) & CH637 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1PWR_CC2Digital_IO信号端子 PWR_CC2(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PWR_CC2。対応バス/インターフェース: General。
2PWR_CC1Digital_IO信号端子 PWR_CC1(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PWR_CC1。対応バス/インターフェース: General。
3SMBCLK/SCLDigital_IO信号端子 SMBCLK/SCL(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SMBCLK/SCL。対応バス/インターフェース: I2C。
4SMBDAT/SDADigital_IO信号端子 SMBDAT/SDA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SMBDAT/SDA。対応バス/インターフェース: I2C。
5SUSP/SDA2/EXCH#Digital_IO信号端子 SUSP/SDA2/EXCH#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: SUSP/SDA2/EXCH#。対応バス/インターフェース: I2C。
6P7_HS_DPDigital_IO信号端子 P7_HS_DP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P7_HS_DP。対応バス/インターフェース: General。
7P7_HS_DMDigital_IO信号端子 P7_HS_DM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P7_HS_DM。対応バス/インターフェース: General。
8VBUS_DETPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VBUS_DET、最大定格: 5.5V) です。
9VIO33Digital_IO信号端子 VIO33(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VIO33。対応バス/インターフェース: General。
10PWREN1#Digital_IO信号端子 PWREN1#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PWREN1#。対応バス/インターフェース: General。
11OVCUR1#Digital_IO信号端子 OVCUR1#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: OVCUR1#。対応バス/インターフェース: General。
12PWREN2#Digital_IO信号端子 PWREN2#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: PWREN2#。対応バス/インターフェース: General。
13OVCUR2#Digital_IO信号端子 OVCUR2#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: OVCUR2#。対応バス/インターフェース: General。
14VIO33Digital_IO信号端子 VIO33(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: VIO33。対応バス/インターフェース: General。
15LED_A1/BC_EN#Digital_IO信号端子 LED_A1/BC_EN#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A1/BC_EN#。対応バス/インターフェース: General。
16LED_A2/GANG_EN#Digital_IO信号端子 LED_A2/GANG_EN#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A2/GANG_EN#。対応バス/インターフェース: General。
17LED_A3/HPD_EN#/2UP_SW#Digital_IO信号端子 LED_A3/HPD_EN#/2UP_SW#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A3/HPD_EN#/2UP_SW#。対応バス/インターフェース: General。
18LED_A4/EXCH_EN#Digital_IO信号端子 LED_A4/EXCH_EN#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A4/EXCH_EN#。対応バス/インターフェース: General。
19LED_A5/SDA3/P45C_EN#Digital_IO信号端子 LED_A5/SDA3/P45C_EN#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A5/SDA3/P45C_EN#。対応バス/インターフェース: I2C。
20LED_A6/2UP_EN#Digital_IO信号端子 LED_A6/2UP_EN#(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A6/2UP_EN#。対応バス/インターフェース: General。
21LED_A7/HPDDigital_IO信号端子 LED_A7/HPD(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: LED_A7/HPD。対応バス/インターフェース: General。
22VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD12、最大定格: 5.5V) です。
23P5_HS_DPDigital_IO信号端子 P5_HS_DP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5_HS_DP。対応バス/インターフェース: General。
24P5_HS_DMDigital_IO信号端子 P5_HS_DM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5_HS_DM。対応バス/インターフェース: General。
25P5_SS_TXBDigital_IO信号端子 P5_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5_SS_TXB。対応バス/インターフェース: General。
26P5_SS_TXADigital_IO信号端子 P5_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5_SS_TXA。対応バス/インターフェース: General。
27P5_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P5_VDD12、最大定格: 5.5V) です。
28P5_SS_RXBDigital_IO信号端子 P5_SS_RXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5_SS_RXB。対応バス/インターフェース: General。
29P5_SS_RXADigital_IO信号端子 P5_SS_RXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P5_SS_RXA。対応バス/インターフェース: General。
30P4_HS_DPDigital_IO信号端子 P4_HS_DP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4_HS_DP。対応バス/インターフェース: General。
31P4_HS_DMDigital_IO信号端子 P4_HS_DM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4_HS_DM。対応バス/インターフェース: General。
32P4_SS_TXBDigital_IO信号端子 P4_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4_SS_TXB。対応バス/インターフェース: General。
33P4_SS_TXADigital_IO信号端子 P4_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4_SS_TXA。対応バス/インターフェース: General。
34P4_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P4_VDD12、最大定格: 5.5V) です。
35P4_SS_RXBDigital_IO信号端子 P4_SS_RXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4_SS_RXB。対応バス/インターフェース: General。
36P4_SS_RXADigital_IO信号端子 P4_SS_RXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P4_SS_RXA。対応バス/インターフェース: General。
37P3_HS_DPDigital_IO信号端子 P3_HS_DP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3_HS_DP。対応バス/インターフェース: General。
38P3_HS_DMDigital_IO信号端子 P3_HS_DM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3_HS_DM。対応バス/インターフェース: General。
39P3_SS_TXBDigital_IO信号端子 P3_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3_SS_TXB。対応バス/インターフェース: General。
40P3_SS_TXADigital_IO信号端子 P3_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3_SS_TXA。対応バス/インターフェース: General。
41P3_SS_RXBDigital_IO信号端子 P3_SS_RXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3_SS_RXB。対応バス/インターフェース: General。
42P3_SS_RXADigital_IO信号端子 P3_SS_RXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3_SS_RXA。対応バス/インターフェース: General。
43P3C_SS_RXADigital_IO信号端子 P3C_SS_RXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3C_SS_RXA。対応バス/インターフェース: General。
44P3C_SS_RXBDigital_IO信号端子 P3C_SS_RXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3C_SS_RXB。対応バス/インターフェース: General。
45P3_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P3_VDD12、最大定格: 5.5V) です。
46P3C_SS_TXADigital_IO信号端子 P3C_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3C_SS_TXA。対応バス/インターフェース: General。
47P3C_SS_TXBDigital_IO信号端子 P3C_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P3C_SS_TXB。対応バス/インターフェース: General。
48P2_HS_DPDigital_IO信号端子 P2_HS_DP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2_HS_DP。対応バス/インターフェース: General。
49P2_HS_DMDigital_IO信号端子 P2_HS_DM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2_HS_DM。対応バス/インターフェース: General。
50P2_SS_TXBDigital_IO信号端子 P2_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2_SS_TXB。対応バス/インターフェース: General。
51P2_SS_TXADigital_IO信号端子 P2_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2_SS_TXA。対応バス/インターフェース: General。
52P2_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P2_VDD12、最大定格: 5.5V) です。
53P2_SS_RXBDigital_IO信号端子 P2_SS_RXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2_SS_RXB。対応バス/インターフェース: General。
54P2_SS_RXADigital_IO信号端子 P2_SS_RXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P2_SS_RXA。対応バス/インターフェース: General。
55P1_HS_DPDigital_IO信号端子 P1_HS_DP(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1_HS_DP。対応バス/インターフェース: General。
56P1_HS_DMDigital_IO信号端子 P1_HS_DM(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1_HS_DM。対応バス/インターフェース: General。
57P1_SS_TXBDigital_IO信号端子 P1_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1_SS_TXB。対応バス/インターフェース: General。
58P1_SS_TXADigital_IO信号端子 P1_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1_SS_TXA。対応バス/インターフェース: General。
59P1_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (P1_VDD12、最大定格: 5.5V) です。
60P1_SS_RXBDigital_IO信号端子 P1_SS_RXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1_SS_RXB。対応バス/インターフェース: General。
61P1_SS_RXADigital_IO信号端子 P1_SS_RXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: P1_SS_RXA。対応バス/インターフェース: General。
62UP_SS_TXBDigital_IO信号端子 UP_SS_TXB(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: UP_SS_TXB。対応バス/インターフェース: General。
63UP_SS_TXADigital_IO信号端子 UP_SS_TXA(方向: I/O、電圧域: 3.3V / 5.0V Standard Logic)。多重化オルタネート機能: UP_SS_TXA。対応バス/インターフェース: General。
64UP_VDD12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (UP_VDD12、最大定格: 5.5V) です。